计算机题库答案

1、计算机组成原理与系统结构模拟题集 电子信息工程学院计算机组成原理与系统结构答案(第一套). Fill The Blanks (130=30)1) 0.1011 0.B 2) 01010011 83 3) 程序中断(Program interrupt) 时钟中断(timer interrupt) I/O中断(I/O interrupt) 4) 数据总线(data bus) 地址总线(address bus) 5) 寻道时间(seek time) 旋转延迟(rotation delay) 传输时间(transfer time) 6) 时间局部性(temporal locality) 空间局部性(s

2、patial locality) 7) 32 第七组(the seventh) 8) LRU FIFO LFU .9) Selector channel Multiplexor channel .10) 就绪(Ready) , 运行(Running) , 等待(Block, Waiting) 就绪(Ready) 11) A (A) (R)+(A) 12) PC PSW Single Choice (215=30)15 CCDCC 610 CBBDC 1115 ADDCD. Explanation, Calculation and Design1答：优点a) 不需要新的I/O指令。指令系统中原有

3、的丰富的访存指令可以直接使用b) 不需要命令选择线路来区分主存地址和I/O设备地址缺点：原有的有限访存空间被消耗殆尽。2答：中断是指CPU正在执行的程序可以被打断的一种机制。通过这种机制可以提高CPU的使用效率和实时响应。计算机系统处理中断的过程如下：c) 在CPU响应中断后，当前正在执行的程序要被停止，主要任务是保护程序现场。首先关中断，接着将PC，PSW以及寄存器中的其他有用信息都要压入主存堆栈（或者寄存器堆栈中）。d) 转中断服务程序：将中断服务程序的入口地址加载到PC，开中断，执行中断服务程序。e) 恢复现场：当中断服务程序执行完毕，要恢复被打断的程序。首先关中断，然后将压入堆栈中的P

4、C，PSW及其他有用的信息加载到CPU的寄存器中，开中断，恢复执行被中断程序。3解：使用Booths 算法的过程如下 所以P=XY=11010110=11101110 ( -36= -18 )4解：1）由于存储器字长8 bits，且按字编址，所以数据引脚为8。 2）存储器的地址单元数16K=214, 所以地址引脚要14个 3）用4K4的SDRAM芯片组成16K8的存储单元所需要的芯片数为：(16K8)/(4K4)=8片。所以需要用于片选的引脚数是3。 4）该存储器的结构图如下：5解：1）0地址指令首先将算式转换成逆波兰式如下：ABC+DEF-/PUSH APUSH BPUSH CMULADDP

5、USH DPUSH EPUSH FMUL SUBDIV2）1地址指令LOAD EMUL FSTORE XLOAD DSUB XSTORE XLOAD BMUL CADD ADIV XSTORE X3)2地址指令(A+BC)/(D-EF)MOVE X, EMUL X, FMOVE T, DSUB T, XMOVE X, BMUL X, CADD X, ADIV X, T计算机组成原理与系统结构答案(第二套). Fill The Blank (130=30)13) 数据处理( data processing), 数据存储(data storage) , 数据传输(data movement) 14

6、) CPU , 主存(main memory) , I/O 设备(peripherals) 15) MAR(PC), MBRMemory, PC(PC)+1 , IR(MBR) .16) 集中式仲裁(centralized arbitration) 分布式仲裁 (distributed arbitration) .17) 字数 (number of word) 字长 (word size) 18) 顺序存储 (sequential access) , 直接存储(direct access) , 随机存储(random access) 19) 23 8 26 3 20) 5 21) 程序查询方式

7、(programmed I/O) , 中断方式(interrupt-driven I/O) 直接存储器存取方式 (DMA) .22) 主存映射I/O (memory-mapped I/O) 独立I/O(isolated I/O) 23) 长期调度(long-term scheduling) , 中期调度(medium-term scheduling)24) 3 Single Choice (215=30)15 DACBB 610 DDCDA 1115 DBBDD. Explanation, Calculation and Design1. 答：DMA过程包括以下三个阶段：初始化阶段、DMA传送

8、阶段、DMA中断处理阶段。在初始化阶段，由程序解决传送方向、主存首址、交换量、外设寻址信息等初始化信息。在DMA传送阶段，由硬件完成DMA请求，DMA响应和DMA传送。DMA中断处理阶段，由接口提出中断请求，CPU响应中断后，执行中断服务程序，判断传送的数据是否正确。如有误，则作相应处理；或重新初始化，准备下一次传送等等。2. 答：当CPU根据物理地址访问数据时，先检查Cache。如果所需要访问的数据在Cache中，则直接从Cache中读数据并进行处理。如果所需要访问的数据不在Cache中，则CPU根据物理地址访问主存，读取数据到CPU进行处理；同时将该数据所在的主存块同时写入到Cache中。

9、在主存块写入Cache时可能需要替换掉Cache中已经存在的主存块。3.答：1）计算新的校验码：2）求症状字C4 C3 C2 C10 0 0 00 1 1 1 0 1 1 1 =7所以第7位出错，正确的比特流是：0011 0100 11114. 解：a）由于处理机需要花95%的指令来执行“背景程序”，当使用programmed I/O时，可以有5%的指令用来传送数据。每秒可以用来传输数据的指令数量是：5%106=50000（条）。传送一个字需要执行两条指令，所以采用programmed I/O时，数据的传输率是：500002=25000（字/秒） b）采用DMA方式时不需要CPU的干预，且一个

10、总线周期可以传送一个字，由于处理机周期和总线周期相同，那么执行50000条指令的时间可以用来传输的字数是：500004=200000（字）。又由于采用的是周期窃取方式,每执行一条背景程序有两个机器周期可以被窃取，可以用来传输的字数是：95%1062=1900000（字）。所以DMA方式下数据传输率是：200000+1900000=21105（字/秒）5.答：a）8 bits 用于标志，5 bit 用于行号，3 bit用于字号a) i. 0001 0001 0001 1011 第3行ii. 1101 0011 0011 0100 第6行iii. 1101 0000 0101 1101 第11行i

11、v. 1010 1010 1010 1010 第21行b) 和 0001 1010 0011 1010 存储在一起的字的地址是0001 1010 0011 1000-0001 1010 0011 1111c) 总共可以放入Cache的字数是328=256(字)d) 由于采用的是直接映像方式，所以主存中不同的块有可能放入Cache的同一行中，所以要使用tag标志将他们区分开来。计算机组成原理与系统结构答案(第三套). Fill The Blanks (130=30)25) 1111.0110 , F.6 , 17.3 26) 1/2r rN b/s ts+1/2r+1/r 27) 0110110

12、1 -109 1001 0011 28) 数据总线(data bus) 地址总线(address bus) 29) 224 225 30) 时间局部性(temporal locality) 空间局部性(spatial locality) 31) LRU FIFO LFU .32) 0010 1111 1100 33) 运行(Running) , 等待(Block, Waiting) 34) A (A) (R)+(A) 35) TcH+Tm(1-H) TcH+(Tm+Tc)（1-H）36) 同步时序(synchronous timing) 异步时序(asynchronous timing) Si

13、ngle Choice (215=30)15 CBDCD 610 ABBDC 1115 ACCDA. Explanation, Calculation and Design1Key: Fetch cycle: T1: (PC)MAR 0.5 execute cycle: T1: IR(add) MAR 0.5 T2: (MAR) AB T2: (MAR) AB (MEM) DB (MEM) DB DB (MBR) 1 DB (MBR) 1 T3: (PC)+1 PC 0.5 T3: sptr MAR 0.5T4: (MBR) (IR) 0.5 T4: (MAR) AB (MBR) DB DB

14、(MEM) 0.52. Key : 1) the reverse polish of the above formula is :AB-CD+ ABC/+/ 1 2) The program is as the following 0.313第 22 页 共 22 页PUSH APUSH BSUBPUSH CPUSH DMULADDPUSH APUSH BPUSH CDIVADDDIV30011111111111111111111111 1111Key: a) the format of the maximal positive number is: The decimal value is:

15、 (1-2-17)2+31 2 01000001000000000000000 1111b) the format of the minimal positive number is: The decimal value is: 0.52-32 21011111111111111111111111 1111c) the format of the minimal negative number is: The decimal value is: -(1-2-17)2+31 2110000010000000000000000d) the format of the maximal negativ

16、e number is: The decimal value is: -(0.5)2-32 24. The flow is showed as the following: A Q M=1011 0000 0110 initial value 0000 1100 shift right 1 bit 1011 add the first cycle (1.5) 0000 1100 restored 0001 1000 shift right 1 bit 1100 add the second cycle (1.5) 0001 1000 restored 0011 0000 shift right

17、 1 bit 1110 add the third cycle (1.5) 0011 0000 restored 0110 0000 shift right 1 bit 0001 add the fourth cycle (1.5) 0001 0001 set Q0=1So the quotient is 1111 and the remainder is 0001 (2)5. Key: a) 10 bits for tag, 4 bits for set number and 2 bits for byte number ( 2)b):i. 0001 0001 0001 1011 the 6

18、th set (1)ii. 1101 0011 0011 0100 the 13th set (1)iii. 1101 0000 0101 1101 the 7th set (1)iv. 1010 1010 1010 1010 the 10th set (1)c) No, we cant. We can identify which set the byte will be allocated, because the direct mapping technique is used. But we cant identify which line of the set the byte wi

19、ll be allocated because associative mapping technique is involved. d) 1. the status of each line is showed as the following table117331496514981658197181331178149Line0111111111119797979797171717Line1171717176565656565656565653333333349Line23333333333338181818181818181818181Line3494949494949494911111

20、112. The hit ratio of the cache is: H=8/19=42.1%计算机组成原理与系统结构答案(第四套). Fill The Blank (130=30)37) 1600KB/s , 25.6KB/s 38) 33.26 , 1B.58 , 27.34375 39) 中央处理器(CPU) ， I/O 设备（I/O device） ， 存储器(storage) 40) MBR(Memory) , PC(PC)+1 , IR(MBR) 41) 集中式仲裁(centralized arbitration) 42) 字数 (number of word) 43) 顺序存储

21、 (sequential access) , 直接存储(direct access) , 随机存储(random access) 44) 23 8 26 3 45) 5 46) 程序查询方式(programmed I/O) , 中断方式(interrupt-driven I/O) 47) 长期调度(long-term scheduling) , 中期调度(medium-term scheduling)48) 3 49) 第20组 (the 20th set) 4KB 1100 011 (99) 0 0011 ( 3) Single Choice (215=30)15 DACCA 610 DCC

22、CB 1115 CBCDD. Explanation, Calculation and Design里面1. 解：使用Booths 算法的过程如下 A Q Q-1 M 0000 0110 0 1101 initial value 0000 0011 0 1101 shift right 1 bit 1th Cycle 0011 0011 0 1101 AA-M 0001 1001 1 1101 shift right 1 bit 2th Cycle 0000 1100 1 1101 shift right 1 bit 3rd Cycle 1101 1100 1 1101 AA+M 1110 1

23、110 0 1101 shift right 1 bit 4th Cycle所以P=XY=11010110=11101110 ( -36= -18 ) (没对一周期给1，最后一步给1)2. 答：当CPU根据物理地址访问数据时，先检查Cache (1)。如果所需要访问的数据在Cache中，则直接从Cache中读数据并进行处理 (1)。如果所需要访问的数据不在Cache中，则CPU根据物理地址访问主存，读取数据到CPU进行处理；(1)同时将该数据所在的主存块同时写入到Cache中。(1) 在主存块写入Cache时可能需要替换掉Cache中已经存在的主存块。(1)3.答：1）计算新的校验码：(4)2

24、）求症状字(3)C4 C3 C2 C10 0 0 00 1 1 1 0 1 1 1 =7所以第7位出错，正确的比特流是：0011 0100 1111 (1)4. a) the capacity of the multiple-platter disk is:(102-2) 110960.5KByte=95040KByte92.8MByte (3)b) the maximum transfer: (960.5KByte) (60360)=288KB/s (2)c) the percentage of the time will the processor spend handling I/O i

25、s: (2.510-6 s/Byte0.5KByte) (0.5KByte288KByte/s)=73.7% (72%) (5)5.答：解：1）由于存储器字长4 bits，且按字编址，所以数据引脚为4。(1) 2）存储器的地址单元数1M=220, 所以地址引脚要20个 (1)3）用256K1的芯片组成1M4的存储单元所需要的芯片数为：(1M4)/(256K1)=16片, 16片分成4组，每组为256K4。所以需要用于片选的引脚数是2。 (2) 4）该存储器的结构图如下：(8)计算机组成原理与系统结构答案(第五套). Fill The Blanks (130=30)50) 1100.1011 ;

26、 C.B 51) ENIAC ( 电子数字积分器与运算器) ; vacuum tube (真空管) ; transistor (晶体管).52) MBR ; MAR ; IR ; PC .53) 01010011 ; -83 .54) data bus(数据总线) , address bus(地址总线) .55) block (块) ; word(字) .56) 16MB ; 4096MB .57) 23 ; 8 ; 3 .58) programmed I/O(程序查询方式输入输出) , interrupt-driven I/O(中断方式输入输出) .59) 3 .60) temporal l

27、ocality(时间局部性) ; spatial locality(空间局部性) .61) running(运行状态) ； waiting（等待状态） ； ready(就绪状态) .62) centralized arbitration(集中式仲裁) ; distributed arbitration(分布式仲裁) . Single Choice (210=30)1、（C）2、(B) 3、(C) 4、(B) 5、(D) 6、(B) 7、(A) 8、(A) 9、(C) 10、(D). Explanation, Calculation and Design1、(8分) 答：(1)在页式虚拟存储系统

28、中，CPU要两次访问内存才能取出有效数据，第一次是访问内存中的页表，计算出数据的物理地址；第二次是根据物理地址访问内存数据；这种方式严重影响CPU的效率。(3分) (2)因此可以利用一个cache将内存中的页表经常用到的部分存储在其中，这个cache就是TLB。(2分) (3)根据程序局部性原理，可以使CPU在大部分访问查页表的操作去访问TLB而不是内存，从而大大节约了CPU的访存时间，提高了CPU的效率。(3分)2、(6分)a. AB + CD + E +(3分)b. AB CD+ E + (3分)3、(10分) 答：-7的补码是1011，3的补码是0011结果修正：取0010的相反数为11

29、10，所以1001=00111110+1111。（1分）4、(10分)a. t1: MAR (IR(address) （1分）t2: MBR Memory （1分）t3: Y (MBR) （1分）t4: Z (AC) + (Y) （1分）b. t1: MAR (IR(address) （1分）t2: MBR Memory （0.5分）t3: MAR (MBR) （1分）t4: MBR Memory （0.5分）t5: Y (MBR) （1分）t6: Z (AC) + (Y) （1分）t7: AC (Z) （1分）5、(16分)答：a.（3分） 32k=215，因此内存地址共有15位 Cache

30、组数为4k/（464）=16（组） 块或行大小为64字所以内存地址划分 tag：5位 set number：4位 word：6位b. （5分）在组相联映射中主存的块和cache的行之间采用之间映射，因此映射关系图如下：c.（8分）4351=6467+53，所以CPU所访问的数据位于0块至67块的53个字；由分析得知经第一遍访问后，从第二遍次开始Cache中4到15组数据不需要替换；而0到3组的数据要替换，且0区到4区每个区的前4块不能命中，因此cache未命中次数：4352+459=4532（次） (3分)Cache的命中次数为：435264-4532= 273996（次）（1分）Cache的

31、命中率为：273996/278538=98.37% （2分）所以有效存取时间为： （2分）计算机组成原理与系统结构答案(第六套). Fill The Blanks (130=30)63) 11100001 ; 10011111 .64) stored-program idea(存储程序思想) .65) 寻道时间(seek time) ; 旋转延迟(rotation delay) ; 传输时间(transfer time).66) 就绪(Ready) , 运行(Running) , 等待(Block, Waiting) ; 就绪(Ready) .67) PC , PSW .68) 集中式仲裁(c

32、entralized arbitration) ; 分布式仲裁 (distributed arbitration) .69) 3 ; 2 .70) CPU , 主存(main memory) , I/O 设备(peripherals) 71) MBRMemory, PC(PC)+1 , IR(MBR) .72) 第20组 (the 20th set) ; 4KB ; 1100 011 (99) ; 0 0011 ( 3)73) memory mapped I/O(主存映射I/O) ; isolated I/O (独立I/O) .74) long-term scheduling(长期调度) ,

33、medium-term scheduling(中期调度) . Single Choice (215=30)1、（D）2、(B) 3、(A) 4、(B) 5、(A) 6、(B) 7、(D) 8、(D) 9、(B) 10、(C). Explanation, Calculation and Design1、(7分) 答：(1)在页式虚拟存储系统中，由于进程太多，内存太小造成CPU花费大量时间来完成外存与内存之间的页的交换，而不是去执行用户程序，我们称这种现象为页面抖动。(4分)（2）很多方法可以缓解页面抖动：如增大内存容量；减少内存中进程数量；选用好的页面替换算法；优化的程序设计等。（3分）2、(8

34、分)KEY：a. the status of page frames is showed as the following table (6)34264713263512356Page033333777766662222Page 14444444222211116Page 2222211111555555Page 366663333333333b. hit ratio H=4/17=23.5% (2)3、(10分) a. A+B b. A-B 转换为A+(-B), 求B的相反数1100 1100 -B的补码 101001 （1分）+ 0010 0111 1100 1100 1111 0011

35、(3分 ) +1110 1001 异号相加，不会溢出 (1分 ) 1011 0101 (3分 ) 负数相加，最高位发生进位，不溢出 （1分）4、(7分)答：根据题目给出的浮点数表示格式可得A= -0.11012+11; B= -0.10112+10（2分）第一步：检测A，B都不等于0 （1分）第二步：对阶，小阶向大阶看齐，B=-0.01012011（1分）第三步：尾数相加；(-0.1101)+(-0.0101)=-1.0010（1分）第四步：尾数规格化；-1.0010-0.10010，阶码加1为4（1分）第五步：益处判断；+4以超出阶码表示范围，发生上溢。（1分）5、(14分)答：a. 高8

36、位作tag标志；中间5位作行号；低3位为字号 （3分）b. 在CPU访问数据过程中，首先根据行号访问cache对应的行，取出tag标志与CPU的tag标志比较，如果相等，就可以根据字号访问所需要的字。（4分）c. 第3行; 第6行; 第3行; 第21行 （4分） d. 在直接映射方式下，主存的快和cache的行之间的关系是：Cache的行号=块号 mod cache的行数，其映射关系如下图：（8分）计算机组成原理与系统结构答案(第七套). Fill The Blanks (120=20)1、 _111001010_ 1CA 2、eighteen (18) Moores Law ( 摩尔定律)

37、3、 more expensive ( 更贵) smaller ( 更小) faster ( 更快) 4、 Sector ( 扇区) track (磁道) 5、 cylinder (柱面号) , head (磁头号) , sector (扇区号) .6、 Register addressing (寄存器寻址) immediate addressing (立即寻址) .7、 opcode (操作码) operand(s) (操作数) 8、Partial product register(部分积寄存器) multiplier register (乘数寄存器) 9、 MBR(Memory) (IR(

38、Address)MBR Single Choice (215=30)1、A 2、B 3、C 4、D 5、A 6、B 7、D 8、D 9、A 10、D 11、B 12、A 13、A 14、C 15、B . Explanation, Calculation and Design (50)1. Whats Virtual address? Whats Physical address? In the paging virtual memory system, how does the CPU translates virtual addresses into physical ones? (8)答：

39、虚地址：程序设计者设计程序是所使用的地址，对于程序设计者而言，该地址总是从0开始，而用户程序转入内存何处，用户是不关心的。(2)物理地址：程序在内存中的真实地址。(2)在程序(进程)执行过程中，CPU所生成的总是虚地址，因此必须完成虚地址到物理地址的转换。在页式虚拟存储系统中，虚地址包括虚页号和页内偏移量，通过虚页号，查页表，可以找到该虚页对应的内存页帧号，将页帧号和页内偏移量进行拼接，就可以得到该虚地址所对应的物理地址。(4)2Briefly define direct addressing and indirect addressing. What are the advantages a

40、nd disadvantages of each one? (8)答：直接寻址：指令的地址码部分给出的就是操作数在内存中的有效地址，通过地址码访问内存，即可取出操作数。(2) 优点：只需访问一次内存，就可以操作数。缺点：寻址空间受限，可寻址空间取决于指令地址码长度。(2)间接寻址：指令的地址码部分给出了内存的地址，该地址单元内存储的不是操作数，而是操作数的有效地址，通过该内存单元内容再次访问内存，才能取出操作数。(2) 优点：寻址空间大，由内存的单元长度决定。缺点：要访问内存2次，才能取得操作数。(2)3答:传输速率 transfer rate=rN=15000(rpm)*500*512B=(

41、15000/60s)*500*0.5KB=62500KB/s (4)b)一个扇区的存储时间： (4)所以总时间是：total time = (2)4答：A) 块(行)大小是64B，以字节编址，所以块内偏移量占6位(26=64)Tag标志20位，所以行号所占位数为32-20-6=6位地址格式如下 (1)1、 number of addressable units(可寻址单元数)：232 (1)2、 number of blocks in memory(主存块数)：232 /26=226(块) (1)3、 number of lines in cache(行数)：cache行号占6 bits, 所

42、以cache的行数为26行 (1)4、 size of tag(tag标志大小)：tag标志为20位，在直接映射方式下，cache的每一行都有一个tag标志，所以所有tag所占cache空间是：2026=528 bits=160 Bytes (1)B) 块(行)大小是64B，以字节编址，所以块内偏移量占6位(26=64), 在全相连映射方式下主存块号就是tag标志，所以tag标志位数为：32-6=26bits，地址格式如下：(1)1、 number of addressable units(可寻址单元数)：232 (1)2、 number of blocks in memory(主存块数)：2

43、32 /26=226(块) (1)3、 number of lines in cache(行数)：不确定 (1)4、 size of tag(tag标志大小)：tag标志为20位 (1)C) 块(行)大小是64B，以字节编址，所以块内偏移量占6位(26=64), 组号为：地址总长-块内偏移量-tag标志长度=32-6-9=17bits，地址格式如下： (1)1、 number of addressable units(可寻址单元数)：232 (1)2、 number of blocks in memory(主存块数)：232 /26=226(块) (1)3、 number of lines i

44、n cache(行数)：组数*组内行数=29*4=211组 (1)4、size of tag(tag标志大小)：tag标志为9位 (1)5、答：a) 16M=224, 因此虚地址的位数为24位，由于页面大小1024B=210, 所以页内偏移量需要10位，其地址格式如下：（3）b) 152410H=0001 0101 0010 0100 0001 0000B, 所以虚页号为0001 0101 0010 01,页内偏移量为 00 0001 0000. (3) 00 0101 0100 1001B=1353D, 查页表得实页号为16，转换为二进制00 0001 0000B, 将实页号和偏移量连接，所

45、以物理地址为：00 0001 0000 00 0001 0000B=04010H=16400D (3)计算机组成原理与系统结构答案(第八套). Fill The Blanks (120=20)1、 11010.1100 或11010.1101 2、 Synchronous (同步) asynchronous (异步) 3、 sign(符号) , exponent(阶码) , significand(尾数) 4、 ALU(算术逻辑部件) , CU(控制器) , Main memory(主存) 5、_the time that CPU fetch an instruction_and excute

46、 it (CPU取出指令到执行完该指令所需要的时间) , fetch cycle(取址周期) , indirect cycle(间址周期) , execute cycle(执行指令周期) 6、 0010 0001 1101 7、 data register(数据寄存器) control/statue register(控制/状态寄存器) busy (忙) fetch data from the I/O module(从I/O单元取数据) Single Choice (215=30)1、（D) 2、( C ) 3、( A ) 4、( C ) 5、( c ) 6、( A ) 7、 ( B ) 8、

47、( B ) 9、( A ) 10、 ( B ) 11、( D ) 12、 ( B ) 13、( A ) 14、(D ) 15、( D ). Explanation, Calculation and Design (50)1. Briefly explain why a rewrite is needed immediately after a read-operation to a DRAM. (4)答：动态随机存储器利用电容电荷来存储信息，在读取数据的过程，电容放电，信息会丢失，(2)我们称为破坏性读出，因此要在读取信息后，立刻将读取的信息重写会存储单元中。(2) 2. Please briefly explain the relationship between instruction and micro-operation (6)答：微操作是计算机操作的最小单元，是不可再分的，一个微操作在一个时钟周期内完成。(3)。指令执行时，是由一系列的微操作组成，每一条指令可划分成若干处理机周期，每个处理机周期又可划分为若