微机原理chap2

1、微处理器系统结构与嵌入式系统设计 第二章第二章 计算机系统的结构组成与工作原理计算机系统的结构组成与工作原理 2.1 计算机系统的基本结构与组成计算机系统的基本结构与组成 层次模型层次模型 Hiberarchy 结构结构Architecture、组组成成Organization与与实现实现Realization 2.2 计算机系统的工作原理计算机系统的工作原理 冯冯诺依曼计算机架构诺依曼计算机架构 模型机模型机：系统结构系统结构、指令集指令集、工作流程工作流程 2.3 微处理器体系结构的改微处理器体系结构的改革革 改进：改进：指令集指令集(RISC/CISC)、分层存储器分层存储器 、高速总线

2、高速总线/接口接口 改变：改变：流水线流水线、超标量超标量、超长指令字超长指令字、多机多机/核核、多线程多线程 2.4 计算机体系结构分类计算机体系结构分类 2.5 计算机性能评测计算机性能评测Performance 字长字长、存储容量存储容量、运算速度运算速度 并行技术并行技术 2021-7-4 2/ 50 Flynn 第二章第二章 习题习题 作业：作业：2626、 1414、1515 思考：思考：1 1、 713713 2021-7-42021-7-4 3/32 2021-7-4 3/ 50 第 二 章 结 束 （a）软硬件层次）软硬件层次 （b）语言层次）语言层次 计算机系统的层次结构计

3、算机系统的层次结构 （a）图自下而上反映了系统逐级）图自下而上反映了系统逐级生成生成的过程，自上而下反映了系统的过程，自上而下反映了系统求求 解解问题的过程；问题的过程； 软硬件的逻辑等价性软硬件的逻辑等价性可以表现为：硬件软化（如可以表现为：硬件软化（如RISC思想）、软件硬思想）、软件硬 化（如化（如CISC思想）、固件化（如微程序）思想）、固件化（如微程序） ； （b）图中的）图中的虚拟机虚拟机：与某种特殊编程语言对应的假想硬件机器：与某种特殊编程语言对应的假想硬件机器 微体系结构层微体系结构层 （微程序或硬连逻辑）（微程序或硬连逻辑） 操作系统层操作系统层 语言处理层（解释、编译）语言

4、处理层（解释、编译） 用户程序层（语言编程）用户程序层（语言编程） 系统分析层（数学模型、算法）系统分析层（数学模型、算法） 硬硬 核级核级 数字逻辑层（硬件）数字逻辑层（硬件） 指令系统层（机器语言指令）指令系统层（机器语言指令） 应用语言虚拟机应用语言虚拟机 高级语言虚拟机高级语言虚拟机 汇编语言虚拟机汇编语言虚拟机 操作系统虚拟机操作系统虚拟机 机器语言级机器语言级 微程序级微程序级 寄存器级（硬件）寄存器级（硬件） 硬件系统：异常处理机构、指令系统、硬件系统：异常处理机构、指令系统、 CPU、存储器、存储器、I/O及通信子系统及通信子系统 系统软件：操作系统、编译器、数据库管理系系统软

5、件：操作系统、编译器、数据库管理系 统、统、Web浏览器、设备驱动、中断服务程序浏览器、设备驱动、中断服务程序 应用软件应用软件 体系结构、组成与实现体系结构、组成与实现 n 体系结构体系结构Architecture 程序员关心的计算机概念结构与功能特性程序员关心的计算机概念结构与功能特性 如：确定指令集中是否有乘法指令；如：确定指令集中是否有乘法指令； n 计算机组成计算机组成Organization 从硬件角度关注物理机器的组织从硬件角度关注物理机器的组织 如：乘法指令由专用乘法器还是用加法器实现如：乘法指令由专用乘法器还是用加法器实现 n 计算机实现计算机实现Realization 底层

6、的器件技术、微组装技术、冷却技术等底层的器件技术、微组装技术、冷却技术等 如：加法器底层的物理器件类型及微组装技术如：加法器底层的物理器件类型及微组装技术 系列机系列机 2021-7-4 6/ 50 计算机的体系结构计算机的体系结构 1946年年，美国宾夕法尼亚大学莫尔学院的物理学博士，美国宾夕法尼亚大学莫尔学院的物理学博士 Mauchley和电气工程师和电气工程师Eckert领导的小组研制成功世界上第领导的小组研制成功世界上第 一台数字式电子计算机一台数字式电子计算机ENIAC 。 著名的美籍匈牙利数学家著名的美籍匈牙利数学家Von Neumann参加了为改进参加了为改进 ENIAC而举行的

7、一系列专家会议，研究了新型计算机的体系结而举行的一系列专家会议，研究了新型计算机的体系结 构。构。 1949年年，英国剑桥大学的威尔克斯等人在，英国剑桥大学的威尔克斯等人在EDSAC 机上实机上实 现了冯现了冯诺依曼模式。诺依曼模式。 直至今天冯直至今天冯诺依曼体系结构依然是绝诺依曼体系结构依然是绝 大多数数字计算机的基础。大多数数字计算机的基础。 2021-7-4 7/ 50 计算机的组成（计算机的组成（1） 计算机的组成（计算机的组成（2） 总线结构总线结构 2021-7-4 9/ 50 计算机的组成（计算机的组成（3） 同步数字系统同步数字系统 2021-7-4 10/ 50 计算机的实

8、现计算机的实现 半导体技术半导体技术 制造技术制造技术 封装技术封装技术 装配技术装配技术 电源技术电源技术 冷却技术冷却技术 2021-7-4 11/ 50 体系结构角度的多层结构体系结构角度的多层结构 硬件向上提供的接硬件向上提供的接 口：口： 指令系统指令系统 异常事件异常事件 端口定义端口定义 2021-7-4 12/ 50 组织角度的多层结构组织角度的多层结构 13/32 2021-7-42021-7-4 2021-7-4 13/ 50 冯冯诺依曼体系结构诺依曼体系结构 一一硬件组成硬件组成 n五大部分五大部分 运算器、存储器、控制器、输入设备、输出设备运算器、存储器、控制器、输入设

9、备、输出设备 n以存储器为中心以存储器为中心 二二信息表示：二进制信息表示：二进制 计算机内部的控制信息和数据信息均采用计算机内部的控制信息和数据信息均采用二进制二进制 表示，并存放在同表示，并存放在同一个存储器一个存储器中。中。 三三工作原理：存储程序工作原理：存储程序/指令指令(控制控制)驱动驱动 编制好的程序编制好的程序(包括指令和数据包括指令和数据)预先经由输入设备输入并预先经由输入设备输入并 保存在保存在存储器存储器中；中； 计算机开始工作后，在不需要人工干预的情况下由控制器计算机开始工作后，在不需要人工干预的情况下由控制器 自动自动、高速地依次从存储器中取出指令并加以执行。、高速地

10、依次从存储器中取出指令并加以执行。 模型机体系结构模型机体系结构 基于基于总线总线的的冯冯诺依曼架构诺依曼架构模型机模型机 n 总线子系统总线子系统：作为作为公共通道连接各公共通道连接各子子部件，用于实现各部件，用于实现各 部件之间的数据、信息等的传输和交换部件之间的数据、信息等的传输和交换 n 存储器子系统存储器子系统：用来存放当前的运行程序和数据用来存放当前的运行程序和数据 n 输入输出子系统：输入输出子系统：用于完成计算机与外部的信息交换用于完成计算机与外部的信息交换 n CPU子系统子系统：集成了集成了运算器、控制器和寄存器的超大规运算器、控制器和寄存器的超大规 模集成电路芯片模集成电

11、路芯片(VLSI) 2021-7-4 15/ 50 模型机总线结构模型机总线结构 按传输信息的不同，可将总线分为数据总线按传输信息的不同，可将总线分为数据总线DB、地址、地址 总线总线AB和控制总线和控制总线CB三类三类： 地址总线通常是地址总线通常是单向单向的，由的，由主设备主设备(如如CPU)发出，用于选择发出，用于选择 读写对象读写对象(如某个特定的存储单元或外部设备如某个特定的存储单元或外部设备)； 数据总线用于数据交换，通常是数据总线用于数据交换，通常是双向双向的；的； 控制总线包括真正的控制总线包括真正的控制控制信号线信号线(如读如读/写信号写信号)和一些和一些状态状态信信 号线号

12、线(如是否已将数据送上总线如是否已将数据送上总线)，用于实现对设备的监视和，用于实现对设备的监视和 控制。控制。 MPU RAMROMI/O接口接口外设外设 AB DB CB 2021-7-4 16/ 50 模型机内存储器模型机内存储器 存储器存储器组织组织由许多由许多字节单元字节单元组成，每个单元都有一个唯一的组成，每个单元都有一个唯一的 编号编号（存储单元存储单元地址地址），保存的信息称为存储单元，保存的信息称为存储单元内容内容。 访问访问(读或写读或写)存储单元存储单元 ：存储单元地址经地址译码后产生相存储单元地址经地址译码后产生相 应的选通信号，应的选通信号，同时同时在控制信号的作用下

13、读出存储单元内容在控制信号的作用下读出存储单元内容 到数据缓冲器，或将数据缓冲器中的内容写入选定的单元。到数据缓冲器，或将数据缓冲器中的内容写入选定的单元。 算术逻辑单元算术逻辑单元 ALU 累加器累加器ACC 累加锁存器累加锁存器 暂存暂存 器器 标志寄存器标志寄存器 FR 通用寄存器组通用寄存器组 堆栈指针堆栈指针SP 程 序 计 数 器程 序 计 数 器 PC 微微 操操 作作 控控 制制 电电 路路 指令译码器指令译码器ID 指 令 寄 存 器指 令 寄 存 器 IR 操作码操作码 , 地址码地址码 脉冲分配器脉冲分配器 时钟脉冲源时钟脉冲源 控制总线控制总线CB 地址总线地址总线AB

14、 数据总线数据总线 DB 内部总线内部总线 地址缓冲器地址缓冲器 数据缓冲数据缓冲 器器 运算器运算器 寄存器寄存器 组组 控制器控制器 模型机模型机CPU子系统子系统 2021-7-4 18/ 50 模型机指令系统模型机指令系统 指令是发送到指令是发送到CPU的命令，指示的命令，指示CPU执行一个特定的处理，如执行一个特定的处理，如 从存储器取数据、对数据进行逻辑运算等。从存储器取数据、对数据进行逻辑运算等。CPU可以处理可以处理 的全部指令集合称为的全部指令集合称为指令集指令集(Instruction Set)。指令集结指令集结 构构(ISA，Instruction Set Archite

15、cture) 是体系结构的是体系结构的 主要内容之一，对主要内容之一，对CPU的基本组织会产生非常大的影响。的基本组织会产生非常大的影响。 ISA功能设计实际就是功能设计实际就是确定软硬件的功能分配确定软硬件的功能分配。 指令通常包含指令通常包含操作码和操作数操作码和操作数两部分。操作码指明要完成操作两部分。操作码指明要完成操作 的性质，如加、减、乘、除、数据传送、移位等；操作数的性质，如加、减、乘、除、数据传送、移位等；操作数 指明参加上述规定操作的数据或数据所存放的地址。指明参加上述规定操作的数据或数据所存放的地址。 汇编语言源程序汇编语言源程序 机器语言程序机器语言程序 （目标代码）（目

16、标代码） 汇编（汇编程序）汇编（汇编程序） 高级语言源程序高级语言源程序 编译或解释（编译程序）编译或解释（编译程序） 模型机常用汇编指令模型机常用汇编指令 指指 令令 类类 型型操作码示例操作码示例操作数示例操作数示例说说 明明 算术类算术类 加法加法ADD Rs1, Rs2, Rd Rs, Imm , Rd ( (Rs1) )+( (Rs2) )Rd ( (Rs) )+ImmRd 运算类指令只能对寄存器中运算类指令只能对寄存器中 的数据或立即数进行直接操的数据或立即数进行直接操 作作 减法减法SUB Rs1, Rs2, Rd Rs, Imm, Rd ( (Rs1) )- -( (Rs2)

17、)Rd ( (Rs) )- -ImmRd 逻辑类逻辑类 位与位与AND Rs1, Rs2, Rd Rs, Imm, Rd ( (Rs1) )( (Rs2) )Rd ( (Rs) )ImmRd 位或位或OR Rs1, Rs2, Rd Rs, Imm, Rd ( (Rs1) )( (Rs2) )Rd ( (Rs) )ImmRd 位非位非NOTRs, Rd！( (Rs) )Rd 传送类传送类 存储器或存储器或I/O 读读 LDRMEM, RdMEM ( (Rd) ) 将指定地址的存储单元或将指定地址的存储单元或I/O 端口的值读入寄存器端口的值读入寄存器Rd 存储器或存储器或I/O 写写 STRRs

18、, MEM( (Rs) )MEM 将寄存器将寄存器Rs的值写入指定地址的值写入指定地址 的存储单元或的存储单元或I/O端口端口 寄存器访问寄存器访问MOV Rs, Rd Imm, Rd ( (Rs) )( (Rd) ) 跳转类跳转类 无条件跳转无条件跳转JMPLableLable( (PC) ) 条件跳转条件跳转JX/JNXLable If X为真为真/假，则假，则 Lable ( (PC) ) 过程调用过程调用CALLSub-LableSub-Lable( (PC) )调用子程序调用子程序 过程返回过程返回RET- -返回主程序返回主程序 其他其他停机停机HLT- - 模型机工作原理模型机工

19、作原理 计算机的工作本质上就是计算机的工作本质上就是执行程序执行程序的过程。的过程。 一一顺序执行顺序执行 指令执行的基本过程可以分为指令执行的基本过程可以分为取指令取指令(fetch)、分析指令、分析指令 (decode)和执行指令和执行指令(execute)三个阶段。三个阶段。 非顺序执行非顺序执行 转移（转移（jump）：执行条件）：执行条件/无条件转移指令，不返回无条件转移指令，不返回 过程（过程（procedure）调用：主程序调用子程序后返回断点）调用：主程序调用子程序后返回断点 中断（中断（interrupt）：外界突发事件处理完后返回断点）：外界突发事件处理完后返回断点 异常（

20、异常（ exception）：）： 程序本身产生的某些例外处理完后重新执行程序本身产生的某些例外处理完后重新执行 陷阱陷阱(trap) ： 程序本身产生某些例外条件处理完后返回断点程序本身产生某些例外条件处理完后返回断点 2021-7-421/81 2021-7-4 21/ 50 程序的执行过程程序的执行过程 取指令、分析指令、执行指令取指令、分析指令、执行指令 A B DB ALU 累加器累加器ACC暂存器暂存器 标志寄存器标志寄存器FR 寄存器组寄存器组 操作控制器操作控制器OC 指令译码器指令译码器ID 指令寄存器指令寄存器IR 操作码操作码, 地址码地址码 内部总线内部总线 地址缓冲器

21、地址缓冲器数据缓冲器数据缓冲器 程序计数程序计数 器器PC 地地 址址 译译 码码 读控制读控制 B0H 5CH 04H 2EH 地址地址 1001H 1002H 1003H 内容内容 1000H 内存储器内存储器 MOV 5CH, R1 ADD R1, 2EH, R2 1 CPU外外 CPU内内 2021-7-4 22/ 50 对冯对冯诺依曼体系结构的改进诺依曼体系结构的改进 一一改进改进 CPU指令集指令集 存储器子系统存储器子系统 输入输入/输出子系统输出子系统 改变改变 改变串行执行模式，发展改变串行执行模式，发展并行技术并行技术； 1. 改变控制方式，发展数据、需求、模式等其它驱动方

22、式；改变控制方式，发展数据、需求、模式等其它驱动方式； 3-6章重章重 点点 指令功能、指令格式、寻址方式指令功能、指令格式、寻址方式 分层结构分层结构 高速总线高速总线+多种接口方式多种接口方式 冯冯诺依曼型计算机的诺依曼型计算机的 本质特点本质特点也造成了其瓶颈：也造成了其瓶颈： 指令执行的指令执行的串行性串行性 存储器读取的存储器读取的串行性串行性 不同的指令集设计策略：不同的指令集设计策略：CISC与与RISC CISC（Complex Instruction Set Computer，复杂指令集计算机），复杂指令集计算机） 不断增强指令的功能以及设置更复杂的新指令取代不断增强指令的功

23、能以及设置更复杂的新指令取代 原先由程序段完成的功能，从而实现软件功能的硬化。原先由程序段完成的功能，从而实现软件功能的硬化。 RISC（Reduced Instruction Set Computer，精简指令集计算机），精简指令集计算机） 通过减少指令种类和简化指令功能来降低硬件设计通过减少指令种类和简化指令功能来降低硬件设计 复杂度，从而提高指令的执行速度。复杂度，从而提高指令的执行速度。 *24/86 现代计算机：现代计算机：RISC+CISC 2021-7-4 24/ 50 2021-7-4 25/ 50 CISC的特点及设计思想的特点及设计思想 美国加州大学美国加州大学Berkel

24、ey分校的研究结果表明：分校的研究结果表明： 许多复杂指令很少被使用，许多复杂指令很少被使用，“2-8原则原则” 控制器硬件复杂（指令多，控制器硬件复杂（指令多， 且具有不定长格式和复杂的且具有不定长格式和复杂的 数据类型），占用了大量芯数据类型），占用了大量芯 片面积，且容易出错；片面积，且容易出错； 指令操作繁杂，速度慢；指令操作繁杂，速度慢； 指令规整性不好，不利用指令规整性不好，不利用 采用流水线技术提高性能。采用流水线技术提高性能。 *25/68 2021-7-4 26/ 50 RISC的特点及设计思想的特点及设计思想 RISC机的设计应当遵循以下五个原则：机的设计应当遵循以下五个原

25、则： 指令条数少，格式简单，易于译码；指令条数少，格式简单，易于译码； 提供足够的寄存器，只允许提供足够的寄存器，只允许load 和和store指令访问内存；指令访问内存； 指令由硬件直接执行，指令由硬件直接执行， 在单个周期内完成；在单个周期内完成； 充分利用流水线；充分利用流水线； 依赖优化编译器的作用；依赖优化编译器的作用； *26/68 CISC与与RISC的数据流的数据流 IRID RE G AL U MEM 开始 退出 IRID AL U MEM RE G 微操作通道 开始退出 单通数据通道 RISC：Load/Store结构结构 CISC：寻址方式复杂：寻址方式复杂 *27/86

26、 2021-7-4 27/ 50 分层的存储子系统分层的存储子系统 如何以合理的价格搭建出容量和速度都满足要求的存储系统，如何以合理的价格搭建出容量和速度都满足要求的存储系统， 始终是计算机体系结构设计中的关键问题之一。始终是计算机体系结构设计中的关键问题之一。 现代计算机系统通常把不同的存储设备按一定的体系结构组织现代计算机系统通常把不同的存储设备按一定的体系结构组织 起来，以解决起来，以解决存储容量、存取速度和价格存储容量、存取速度和价格之间的矛盾。之间的矛盾。 设计目标：设计目标：整个存储系统速度整个存储系统速度 接近接近M1而价格和容量接近而价格和容量接近Mn 2021-7-4 28/

27、 50 其他改善存储器带宽的方法其他改善存储器带宽的方法 并行存储器并行存储器 双端口存储器双端口存储器 哈佛体系结构哈佛体系结构 DSP 程序程序 数据数据I/O接口接口 外设外设 程序地址程序地址 数据读地址数据读地址 数据写地址数据写地址 程序读总线程序读总线 数据读总线数据读总线 程序程序/数据写数据写 数据数据 程序程序 2021-7-4 29/ 50 2021-7-4 30/ 50 现代高速总线现代高速总线 高速并行总线高速并行总线 高速总线串行化高速总线串行化 多级总线结构多级总线结构 北桥北桥 南桥南桥 前端总线前端总线Front Side Bus 输入输出管理方式输入输出管理

28、方式 2021-7-4 32/ 50 计算机体系结构的演进：并行处理技术计算机体系结构的演进：并行处理技术 指令级并行技术指令级并行技术ISP 流水线流水线、超标量超标量、超长指令字超长指令字 系统级并行技术系统级并行技术SLP 多处理器多处理器（多机多机/多核多核）、多磁盘、多磁盘 线程级并行技术线程级并行技术TLP 同时同时多线程多线程SMT 电路级并行技术电路级并行技术CLP 组相联组相联cache、先行进位加法器、先行进位加法器 并行处理技术实现多个处理器或处理器模块的并行处理技术实现多个处理器或处理器模块的 并行性，其基本思想包括并行性，其基本思想包括时间重叠时间重叠（time in

29、terleaving）、资源重复、资源重复（resource replicaiton）和资和资 源共享源共享（resource sharing）。 流水线技术流水线技术 可通过分可通过分 割逻辑，割逻辑， 插入缓冲插入缓冲 寄存器（寄存器（ 流水线流水线 Reg）来）来 构建构建 2021-7-4 34/ 50 指令时空图指令时空图 顺序顺序 执行执行 4级级 流水流水 线执线执 行行 流水线满载流水线满载 2021-7-4 35/ 50 更细的流水线更细的流水线 取指（取指（FI） 指令译码（指令译码（DI） 计算操作数地址（计算操作数地址（CO） 取操作数（取操作数（FO） 执行指令（执行

30、指令（EI） 写操作数（写操作数（WO） 36/86 2021-7-4 36/ 50 流水线流水线CPU的特点的特点 优点：优点： 通过指令级并行来提高性能。通过指令级并行来提高性能。 缺点：缺点： 增加了硬件成本。增加了硬件成本。 流水寄存器会引入延迟和时钟偏移，这些额外流水寄存器会引入延迟和时钟偏移，这些额外 开销会使每条指令的执行时间有所增加，同时开销会使每条指令的执行时间有所增加，同时 限制了流水线的深度。限制了流水线的深度。 1. 流水线中各段的操作存在关联（流水线中各段的操作存在关联（dependence ）时可能会引起流水线中断，从而影响流水线）时可能会引起流水线中断，从而影响流

31、水线 的性能和效率。的性能和效率。 *37/86 2021-7-4 37/ 50 流水线冲突流水线冲突 理想流水线的性能：每个时钟周期完成一条指令理想流水线的性能：每个时钟周期完成一条指令 实际流水机器中可能存在实际流水机器中可能存在冒险冒险(hazard)导致停顿：导致停顿： 数据冲突（数据冲突（如后面的计算要用到前面的结果）如后面的计算要用到前面的结果） 定向技术可将结果数据从其产生的地方直接传送到所有定向技术可将结果数据从其产生的地方直接传送到所有 需要它的功能部件需要它的功能部件 编译器可利用流水线调度（编译器可利用流水线调度（scheduling）技术来重新组）技术来重新组 织指令顺

32、序织指令顺序 结构冲突（结构冲突（硬件资源不够）硬件资源不够） 增加额外的同类型资源增加额外的同类型资源 改变资源的设计使其能被同时使用改变资源的设计使其能被同时使用 控制冲突（控制冲突（分支等跳转指令引起分支等跳转指令引起 ） 可采用分支预测及预测执行技术最大限度地使处理器各可采用分支预测及预测执行技术最大限度地使处理器各 部分保持运行状态。部分保持运行状态。 多端口的寄存器堆 哈佛结构存储器、超标量 *38/86 2021-7-4 38/ 50 流水线数据冲突及乱序执行流水线数据冲突及乱序执行 注意这里其实需要注意这里其实需要 两个独立执行部件两个独立执行部件 2021-7-4 39/ 5

33、0 流水线结构冲突及超标量流水线流水线结构冲突及超标量流水线 ？ 有有5个执行单元的超标量流水线个执行单元的超标量流水线 有有2套硬件套硬件 的超标量流的超标量流 水线水线CPU 共用一个取指单元共用一个取指单元 的的5段双流水线段双流水线 * 2021-7-4 40/ 50 超标量超标量CPU的体系结构的体系结构 超标量技术：超标量技术：可在一个时钟周期内对多条指令进行并可在一个时钟周期内对多条指令进行并 行处理，使行处理，使CPI小于小于1； 特点：特点：处理器中有两个或两个以上的相同的功能部件；处理器中有两个或两个以上的相同的功能部件； 要求操作数之间必须没有相关性；要求操作数之间必须没

34、有相关性； 整数指令整数指令 浮点指浮点指 令令 * 2021-7-4 41/ 50 超标量处理机一超标量处理机一 般概念性结构般概念性结构 instruction fetching 多个流水线读取及转移预测逻辑多个流水线读取及转移预测逻辑 instruction decoding 并行译码器，预译码技术并行译码器，预译码技术 instruction dispatching 动态规划动态规划 instruction execution 多个流水线功能单元多个流水线功能单元 instruction completion 暂存结果数据暂存结果数据 instruction retiring 真正更新

35、真正更新Reg和和Mem中的结果数据中的结果数据 * 超标量结构机器的例子超标量结构机器的例子 两条输 入流水线 三条执 行流水线 每个时钟周期可每个时钟周期可 从存储器中获取从存储器中获取 两条指令两条指令 用于执行不需要访用于执行不需要访 问存储器的指令问存储器的指令 可处理所有需要或不需可处理所有需要或不需 要访问存储器的指令要访问存储器的指令 可用于进行乘、除类可用于进行乘、除类 较复杂的算术运算较复杂的算术运算 决定应使用哪一决定应使用哪一 条执行流水线条执行流水线 2021-7-4 43/ 50 2021-7-4 44/ 50 和超标量处理机不同，和超标量处理机不同，超长指令字超长

36、指令字VLIW（Very Long Instruction Word）依靠编译器依靠编译器在编译时找出指令之间潜在的在编译时找出指令之间潜在的 并行性，并通过指令调度把可能出现的数据冲突减少到最小，并行性，并通过指令调度把可能出现的数据冲突减少到最小， 最后把能并行执行的多条指令组装成一条很长的指令，然后由最后把能并行执行的多条指令组装成一条很长的指令，然后由 处理机中多个处理机中多个相互独立的执行部件相互独立的执行部件分别执行长指令中的一个操分别执行长指令中的一个操 作，即相当于同时执行多条指令。作，即相当于同时执行多条指令。 VLIW处理机能否成功，很大程度上取决于代码压缩的效率，处理机能

37、否成功，很大程度上取决于代码压缩的效率， 其其编译程序和体系结构编译程序和体系结构的的 关系非常密切，缺乏对传关系非常密切，缺乏对传 统软件和硬件的兼容，因统软件和硬件的兼容，因 而不大适用一般应用领域。而不大适用一般应用领域。 VLIW处理机处理机 * 2021-7-4 45/ 50 多机并行系统多机并行系统 大规模并行处理机（大规模并行处理机（MPP）是是一种价格昂贵的超级计算机，它由许一种价格昂贵的超级计算机，它由许 多多CPU通过高速专用互联网络连接。通过高速专用互联网络连接。 机群（机群（cluster）由多台同构或异构的独立计算机通过高性能网络或局由多台同构或异构的独立计算机通过高

38、性能网络或局 域网连在一起协同完成特定的并行计算任务。域网连在一起协同完成特定的并行计算任务。 刀片（刀片（blade）通常指包含一个或多个通常指包含一个或多个CPU、内存以及网络接口的服务、内存以及网络接口的服务 器主板。通常一个刀片柜共享其它外部器主板。通常一个刀片柜共享其它外部I/O和电源，而辅助存储器则有距离和电源，而辅助存储器则有距离 刀片柜较近的存储服务器提供。刀片柜较近的存储服务器提供。 网格（网格（Network）是一组由高速网络连接的不同的计算机系统，可以是一组由高速网络连接的不同的计算机系统，可以 相互合作也可独立工作。网格计算机将接受中央服务器分配的任务，然后在相互合作也

39、可独立工作。网格计算机将接受中央服务器分配的任务，然后在 不忙的时候（如晚上或周末）执行这些任务。不忙的时候（如晚上或周末）执行这些任务。 2021-7-4 46/ 50 多核处理器多核处理器 多线程技术多线程技术 单片多处理器单片多处理器(Chip MulitProcessor，CMP) 问题问题：晶体管数量、芯片面积及芯片发热量晶体管数量、芯片面积及芯片发热量 多线程处理器多线程处理器(Multithreaded Processor) 细粒度多线程细粒度多线程(Fine-Grail Multithreading)在每个指令在每个指令 中切换线程中切换线程，处理器必须能在每个时钟周期切换线处理器必须能在每个时钟周期切换线 程。程。其其优点是可以隐藏停顿引起的吞吐量损失优点是可以隐