微机原理及应用CH7 内存储器及其管理

1、第第7 7章章 内存储器及其管理内存储器及其管理7.1 存储器概述存储器概述 7.1.1 存储器的分类存储器的分类1、按存取速度和在计算机系统中的地位分类、按存取速度和在计算机系统中的地位分类 主存储器主存储器(简称主存简称主存)和辅助存储器和辅助存储器(简称辅存简称辅存)。2、 按存储介质和作用机理分类按存储介质和作用机理分类 存储器可分为磁存储器、光学存储器、半导体存存储器可分为磁存储器、光学存储器、半导体存储器。储器。3、 按存取方式分类按存取方式分类 分为可读写存储器分为可读写存储器RAM和只读存储器和只读存储器ROM。 7.1.2 存储器的性能指标存储器的性能指标1、存储器容量：、存

2、储器容量： 是存储器可以容纳的二进制信息总量，即存储是存储器可以容纳的二进制信息总量，即存储信息的总位信息的总位(Bit)数数 。2、存取速度：、存取速度： 存储器芯片的存取速度可用存取时间和存储存储器芯片的存取速度可用存取时间和存储周期这两个时间参数来衡量。周期这两个时间参数来衡量。 7.2 半导体存储器半导体存储器 双极型双极型RAM可读写可读写存储器存储器RAM 静态静态RAM(SRAM) MOS型型RAM 动态动态RAM(DRAM) 只读只读存储器存储器ROM半半导导体体存存储储器器掩膜掩膜ROM可编程可编程ROM(PROM)可擦除可编程可擦除可编程ROM(EPROM)电可擦除可编程电

3、可擦除可编程ROM(E2PROM)7.2.1 可读写存储器可读写存储器RAM 1、静态、静态RAM 常用的静态常用的静态RAM芯片主要有芯片主要有2114、6116、6264、62128、62256等等，下面以等等，下面以6116芯片为例加以介芯片为例加以介绍。绍。6116芯片是芯片是2K8位的高速静态位的高速静态CMOS可读写存可读写存储器，片内共有储器，片内共有2048个字节存储单元个字节存储单元(16384个基本个基本位存储单元位存储单元)。读读写写未选通未选通10010016116的工作方式的工作方式工作方式工作方式WEOECE图图7.2 61167.2 6116芯片引脚图芯片引脚图

4、A7A6A5A4A3A2A1A0D0D1D2D6D7D5D4D3G N DVCCA8A9A106 1 1 6W EO EC E2、动态、动态RAM 动态动态RAM的基本存储单元是单管动态存储电路。的基本存储单元是单管动态存储电路。其引脚图见图其引脚图见图7.3。A7A3A5A4NCA2A1A0DOUTDVCCA5GNDWECASRAS图图7.3 7.3 动态动态RAM 4164RAM 4164外部引脚外部引脚 7.2.2 只读存储器只读存储器ROM 1、掩膜式、掩膜式ROM 掩膜式掩膜式ROM有如下特点：有如下特点： 存储的内容一经写入便不能修改，灵活性差。存储的内容一经写入便不能修改，灵活性

5、差。 存储内容固定不变，可靠性高。存储内容固定不变，可靠性高。 少量生产时造价昂贵，因而只适应于定型批量生产。少量生产时造价昂贵，因而只适应于定型批量生产。 2、可编程只读存储器、可编程只读存储器PROM 可编程只读存储器可编程只读存储器PROM便于用户根据自己的需便于用户根据自己的需要来写入存储信息。要来写入存储信息。PROM中的存储内容一旦写入就中的存储内容一旦写入就无法更改，是一种一次性写入的只读存储器。无法更改，是一种一次性写入的只读存储器。3、可擦可编程只读存储器、可擦可编程只读存储器EPROM EPROM作为一种可以多次擦除和重写的作为一种可以多次擦除和重写的ROM，克服了掩膜式克

6、服了掩膜式ROM和和PROM灵活性差的缺点，但对灵活性差的缺点，但对EPROM编程时是在专门的编程器上进行的。而且信编程时是在专门的编程器上进行的。而且信息的擦除也需要专门的设备。如息的擦除也需要专门的设备。如Intel 2716(2K8) 、2732A(4K8) 、2764(8K8)、27128(16K8)、27256(32K8)、27512 (64K8)。4、电可擦除可编程只读存储器、电可擦除可编程只读存储器E2PROM E2PROM能以字节为单位擦除和改写，在用户系能以字节为单位擦除和改写，在用户系统下即可完成，使用起来就象统下即可完成，使用起来就象RAM一样方便，而且，一样方便，而且，

7、掉电后内容不丢失。掉电后内容不丢失。7.3 半导体存储器在微机系统中的应用半导体存储器在微机系统中的应用 7.3.1 存储器在微机系统中的连接存储器在微机系统中的连接 1、关于地址线的连接、关于地址线的连接 不同容量的存储器芯片，其地址线的位数不同。不同容量的存储器芯片，其地址线的位数不同。 1K个单元的存储器有个单元的存储器有10条地址线条地址线(A9A0)，2K个个单元的存储器有单元的存储器有11条地址线条地址线(A10A0)，以此类推。，以此类推。3、关于控制线的连接、关于控制线的连接 不同的存储器芯片，引脚功能的区别主要体现在不同的存储器芯片，引脚功能的区别主要体现在控制线。控制线。2

8、、 关于数据线的连接关于数据线的连接 若一片存储器不够若一片存储器不够8位数据，则需要用多片共同位数据，则需要用多片共同构成存储单元；若构成存储单元；若CPU系统只有系统只有8条数据线，则存储条数据线，则存储器的数据线与其一一对应相接即可。若有器的数据线与其一一对应相接即可。若有16条或条或32条数据线，则将内存分为两个以上存储体，每个存储条数据线，则将内存分为两个以上存储体，每个存储体对应一个体对应一个8位数据线，分别进行寻址。位数据线，分别进行寻址。在连接中要考虑的问题有以下几个方面：在连接中要考虑的问题有以下几个方面： (1)CPU(1)CPU总线的负载能力总线的负载能力CPUCPU在设

9、计时，一般输出线的直流负载能力为在设计时，一般输出线的直流负载能力为带一个带一个TTLTTL负载。现存储器都为负载。现存储器都为MOSMOS电路，直流负载电路，直流负载很小，主要的负载是电容负载，故在小型系统中，很小，主要的负载是电容负载，故在小型系统中，CPUCPU是可以直接与存储器相连的，而在较大的系统中，是可以直接与存储器相连的，而在较大的系统中，需要时就要加上缓冲器，由缓冲器的输出再带负载。需要时就要加上缓冲器，由缓冲器的输出再带负载。(2)CPU(2)CPU的时序和存储器的存取速度之间的的时序和存储器的存取速度之间的配合问题配合问题CPUCPU在取指和存储器读或写操作时，是有固在取指

10、和存储器读或写操作时，是有固定时序的，就要由这来确定对存储器的存取速度定时序的，就要由这来确定对存储器的存取速度的要求。或在存储器已经确定的情况下，考虑是的要求。或在存储器已经确定的情况下，考虑是否需要否需要T TW周期，以及如何实现。周期，以及如何实现。(3)(3)存储器的地址分配和选片问题存储器的地址分配和选片问题内存通常分为内存通常分为RAMRAM和和ROMROM两大部分，而两大部分，而RAMRAM又分又分为系统区为系统区( (即机器的监控程序或操作系统占用的区域即机器的监控程序或操作系统占用的区域) )和用户区，用户区又要分成数据区和程序区。所以和用户区，用户区又要分成数据区和程序区。

11、所以内存的地址分配是一个重要的问题。另外，目前生内存的地址分配是一个重要的问题。另外，目前生产的存储器，单片的容量仍然是有限的，所以总是产的存储器，单片的容量仍然是有限的，所以总是要由许多片才能组成一个存储器，这就存在一个如要由许多片才能组成一个存储器，这就存在一个如何产生选片信号的问题。何产生选片信号的问题。(4)(4)控制信号的连接控制信号的连接CPUCPU在与存储器交换信息时，有以下几个控制在与存储器交换信息时，有以下几个控制信号信号( (对对80868086来说来说) )：IO/M#IO/M#，RD#RD#，WR#WR#以及以及READYREADY( (或或WAIT#WAIT#) )信

12、号。要考虑这些信号如何与存储器要求的信号。要考虑这些信号如何与存储器要求的控制信号相连，以实现所需的控制作用。控制信号相连，以实现所需的控制作用。7.3.2 存储器的选址存储器的选址 1、线选法、线选法 所谓线选法，是指用某一条高位地址线直接作所谓线选法，是指用某一条高位地址线直接作为存储器芯片的片选信号。为存储器芯片的片选信号。 特点：特点：1)对应的存储器寻址空间可能不唯一。对应的存储器寻址空间可能不唯一。2)若有多片存储器均使用线选法选址，则可能出现若有多片存储器均使用线选法选址，则可能出现地址不连续或交叉、重叠、覆盖等现象。地址不连续或交叉、重叠、覆盖等现象。 例：试计算图例：试计算图

13、7.7中中3片片EPROM 2764的寻址空间：的寻址空间：设系统有设系统有16位地址线位地址线A15A0，而存储器本身使用的，而存储器本身使用的地址为地址为A12A0。我们用三条高位地址线。我们用三条高位地址线A15，A14，A13分别做三片分别做三片2764的片选信号。的片选信号。 总线D7D0A0AAA0D0D72764(2)2764(3)2764(1)AA0D0D7D7D0AA0AAAOEOEOECECECEMEMW图图7.7 7.7 线选法举例线选法举例存储器 A15A14A13 A12A11A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 寻址空间 2764(1)

14、 0 0 0 0 0 0 0 0 0 0 0 0 0 00 0 0 0 0 0 0 0 0 0 0 0 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0000H1FFFH或2000H3FFFH或4000H5FFFH或6000H7FFFH 2764(2) 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0000H1FFFH或2000H3FFFH或8000H9FFFH或A000HBFFFH 2764(3) 0 0 0 0 0 0 0 0 0 0 0 0 0 0

15、0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0000H1FFFH或4000H5FFFH或8000H9FFFH或C000HDFFFH 寻址空间的地址计算如下表所示寻址空间的地址计算如下表所示 部分译码：存储器本身不使用的高位地址有一部分译码：存储器本身不使用的高位地址有一部分参与译码，另一部分不参与译码。例：部分参与译码，另一部分不参与译码。例： 2、译码法、译码法:是指通过译码电路或译码器产生存储器是指通过译码电路或译码器产生存储器的片选信号。译码法又可分为两种，即部分译码和的片选信号。译码法又可分为两种，即部分译码和完全译码

16、。完全译码。总 线D7D0A0AAA0D0D72764(1)2764(2)D7D0AA0AAAOECECEOEMEMW图图7.8 7.8 部分译码举例部分译码举例存储器 A15A14A13 A12A11A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 寻址空间 2764(1) 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0000H1FFFH 或8000H9FFFH 2764(2) 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0

17、 1 0 0 0 0 0 0 0 0 0 0 0 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 2000H3FFFH 或A000HBFFFH各存储器的寻址空间计算各存储器的寻址空间计算 完全译码法：存储器本身不使用的高位地址线完全译码法：存储器本身不使用的高位地址线全部参与译码。如前例中若使用全部参与译码。如前例中若使用3-8译码器译码器74LS138产生三片产生三片2764的片选信号，且让的片选信号，且让A15，A14，A13都参都参与译码，连接方法见图与译码，连接方法见图7.9。 图图7.9 7.9 完全译码举例完全译码举例 存储器 A15A14A13 A12A11A

18、10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 寻址空间 2764(1) 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 00 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0000H1FFFH 2764(2) 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 2000H3FFFH 2764(3)0 1 0 0 0 0 0 0 0 0 0 0 0

19、0 0 00 1 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 4000H5FFFH三片三片2764的寻址空间如下表所示的寻址空间如下表所示 7.3.3 存储矩阵和存储模块存储矩阵和存储模块 在微机系统中，常用存储矩阵和存储模块来组织在微机系统中，常用存储矩阵和存储模块来组织内存，它是指由若干片存储器通过适当连接构成的内存，它是指由若干片存储器通过适当连接构成的一个存储区域。一个存储区域。 动态动态RAM 4164是是64K1的存储芯片，假如用的存储芯片，假如用这种芯片构成这种芯片构成128K8 8的存储模块，就需要的存

20、储模块，就需要16片，片，如下页图如下页图7.10所示。所示。 总线A7A0DOUTDIND7D6D5D4D3D2D1D0A0A7WEOE RAS RAS CAS CAS RASMEMW图图7.10 7.10 存储矩阵和存储模块举例存储矩阵和存储模块举例 存储器芯片的扩展存储器芯片的扩展存储芯片存储芯片存储模块存储模块存储体存储体进行进行位扩展位扩展 以实现以实现按字节编址的结构按字节编址的结构进行进行字扩展字扩展以满以满足总容量的要求足总容量的要求存储体、地址译码、存储体、地址译码、数据缓冲和读写控制数据缓冲和读写控制 u 位扩展：因每个字的位数不够而扩展数据输出位扩展：因每个字的位数不够而

21、扩展数据输出线的数目；线的数目；u 字扩展：因总的字数不够而扩展地址输入线的字扩展：因总的字数不够而扩展地址输入线的数目，所以也称为地址扩展；数目，所以也称为地址扩展；存储芯片的位扩展存储芯片的位扩展64K*1I/O64K*1I/O64K*1I/O64K*1I/O64K*1I/O64K*1I/O64K*1I/O64K*1I/OD0D7用用64K1bit的芯片扩展实现的芯片扩展实现64KB存储器存储器 进行位扩展时，模块中所有芯片的进行位扩展时，模块中所有芯片的地址线和控制线互连地址线和控制线互连形成形成整个模块的地址线和控制线，而各芯片的整个模块的地址线和控制线，而各芯片的数据线并列数据线并列

22、( (位线扩展位线扩展) )形成整个模块的数据线形成整个模块的数据线( (8bit8bit宽度宽度) )。 A0 A15R/WCS等效为64K*8A0 A15D0 D7R/WCS如果存储器的容量要求是如果存储器的容量要求是4K4K8bit8bit，而我们只有，而我们只有静态随机存取存储器静态随机存取存储器21412141（4K4K1bit1bit）满足不了）满足不了8 8位的位的字长要求，此时就需要字长要求，此时就需要8 8片片21412141进行位扩展，由进行位扩展，由1 1位扩位扩展为展为8 8位来满足要求。位来满足要求。 如果存储器的容量要求是如果存储器的容量要求是1K1K8bit8bi

23、t，而我们只有，而我们只有静态随机存取存储器静态随机存取存储器21142114( (1K1K4bit4bit) )同样满足不了同样满足不了8 8位位的字长要求，此时就需要的字长要求，此时就需要2 2片片21142114进行位扩展，由进行位扩展，由4 4位位扩展为扩展为8 8位来满足要求。位来满足要求。存储芯片的字扩展存储芯片的字扩展用用8K8K8bit8bit的芯片扩展实现的芯片扩展实现64KB64KB存储器存储器D0 D764K*1D0764K*1D0764K*1D0764K*1D0764K*1D0764K*1D0764K*1D07CS1 8K*8D07CS 3-8译码器Y0Y1Y7A13

24、A14 A15 进行字扩展时，模块中所有芯片的进行字扩展时，模块中所有芯片的地址线地址线、控制线控制线和和数据线互连数据线互连形成整个模块的低位地址线、控制线和数形成整个模块的低位地址线、控制线和数据线，据线，CPUCPU的高位地址线的高位地址线( (扩展的字线扩展的字线) )被用来译码以形被用来译码以形成对各个芯片的选择线成对各个芯片的选择线片选线片选线 。 A0 A12R/W64K*8A0 A15D0 D7R/WCS等效为 如果存储器的容量要求是如果存储器的容量要求是16K16K8bit8bit，而我们只有，而我们只有只读存取存储器只读存取存储器EPROM2764EPROM2764( (8

25、K8K8bit8bit) )同样满足不了容同样满足不了容量要求，此时就需要量要求，此时就需要2 2片片27642764进行字扩展，由进行字扩展，由8K8K存储单存储单元扩展为元扩展为16K16K存储单元来满足要求。存储单元来满足要求。存储芯片的字、位同时扩展存储芯片的字、位同时扩展用用16K16K4bit4bit的芯片扩展实现的芯片扩展实现64KB64KB存储器存储器16K*416K*4D0 D3D4 D716K*416K*416K*416K*416K*416K*4 首 先 对首 先 对芯片芯片分组进分组进行位扩展行位扩展，以实现按字以实现按字节编址；节编址； 其 次 设其 次 设计个芯片组计

26、个芯片组的的片选进行片选进行字扩展字扩展，以，以满足容量要满足容量要求。求。64K*8A0 A15D0 D7R/WCS等效为A0 A13R/W24译码器A15A14CS 如果存储器的容量要求是如果存储器的容量要求是2K2K8bit8bit，而我们只有，而我们只有21142114( (1K1K4bit4bit) )，这样既满足不了字长要求也满足不，这样既满足不了字长要求也满足不了容量要求，此时就需要了容量要求，此时就需要4 4片片21142114进行位扩展和字扩展。进行位扩展和字扩展。存储器模块设计存储器模块设计 确定芯片型号及数量确定芯片型号及数量 根据容量、速度、价格、功耗等要求，确定芯片根

27、据容量、速度、价格、功耗等要求，确定芯片的具体型号和数量。如考虑选用的具体型号和数量。如考虑选用SRAMSRAM还是还是DRAMDRAM，是否，是否需要需要E E2 2PROMPROM、FLASHFLASH等等。等等。 芯片的种类和数量应越少越好；在芯片数量相同的情况下应考虑总线的负载能力和系统连接的复杂性。 思考：若要求扩展64K容量的内存，以下几种选择哪种最优？ 64K1的芯片数量N=(64K8)/(64K1)=18片;需位扩展 8K8的芯片数量N=(64K8)/(8K8)=81片；需字扩展 16K4的芯片数量N=(64K8)/(16K4)=42片；需字位扩展从总线负载和系统连接来看，第一

28、种选择最好。存储器模块设计存储器模块设计 内存地址空间的分配内存地址空间的分配 在在PCPC机中，大部分存储区域已被系统使用或被机中，大部分存储区域已被系统使用或被系统保留，用户扩展存储器可选择的地址范围一般落系统保留，用户扩展存储器可选择的地址范围一般落在在0C0000H0C0000H0DFFFFH0DFFFFH范围内。当然，实际设计时，还范围内。当然，实际设计时，还需要考虑系统的具体配置，以及是否需要设置选择开需要考虑系统的具体配置，以及是否需要设置选择开关来在改变扩展存储器的地址范围。关来在改变扩展存储器的地址范围。 用户扩展存储器地址空间的范围决定了存储芯用户扩展存储器地址空间的范围决

29、定了存储芯片的片选信号的实现方式。片的片选信号的实现方式。另外，如果系统中数据总线的宽度大于另外，如果系统中数据总线的宽度大于8bit8bit，如第，如第二章中所述的二章中所述的80868086微处理器系统，为了能同时进行微处理器系统，为了能同时进行8 8位位和和1616位操作，还应该设计高位库和低位库。位操作，还应该设计高位库和低位库。 即根据选定存储芯片的特点确定其字位扩展方式：即根据选定存储芯片的特点确定其字位扩展方式：通常各存储芯片上的地址线及读写控制线均互连，而通常各存储芯片上的地址线及读写控制线均互连，而数据线和片选线的连接方式需根据具体情况确定。数据线和片选线的连接方式需根据具体

30、情况确定。设计较大容量存储器时宜选用容量为设计较大容量存储器时宜选用容量为N N1 1的存储芯的存储芯片进行位扩展，而不选用字扩展，为什么？片进行位扩展，而不选用字扩展，为什么？一、存储器片选译码电路一、存储器片选译码电路地址总线的低位地址线直接与各存储芯片的地址地址总线的低位地址线直接与各存储芯片的地址线连接。所需低位地址线的数目线连接。所需低位地址线的数目N N与存储芯片容量与存储芯片容量L L的关系：的关系：L L2 2N N。地址总线余下的高位地址线经译码后，做各存储芯地址总线余下的高位地址线经译码后，做各存储芯片的片选。通常片的片选。通常M/IOM/IO信号也参与片选译码。信号也参与

31、片选译码。 CPUCPU与存储器连接包括地址总线、数据总线、控与存储器连接包括地址总线、数据总线、控制总线的连接。制总线的连接。二、片选信号可以采用线译码、部分译码和全译码二、片选信号可以采用线译码、部分译码和全译码等三种方式等三种方式( (或三种方式的组合或三种方式的组合) )来实现。来实现。u 线译码线译码u 部分译码部分译码u 全译码全译码每组芯片使用一根地址线作片选；每组芯片使用一根地址线作片选；只有部分高位地址线参与译码形成片选信号；只有部分高位地址线参与译码形成片选信号；全部高位地址线都参与译码形成片选信号；全部高位地址线都参与译码形成片选信号； 地址信号地址信号不完全确定，不完全

32、确定，所以存在地址所以存在地址重叠问题，浪重叠问题，浪费寻址空间，费寻址空间，并可能导致误并可能导致误操作。操作。 例：例：设某系统地址总线宽度为设某系统地址总线宽度为20bit20bit，数据总线宽，数据总线宽度为度为8bit8bit。现采用。现采用8K8K 8 8芯片实现芯片实现32KB32KB扩展存储器，要扩展存储器，要求其求其地址从地址从0C0000H0C0000H开始，试画出该扩展存储器与系统开始，试画出该扩展存储器与系统三总线的连接方式。三总线的连接方式。 分析：扩展存储器共需要分析：扩展存储器共需要8K8K 8 8的的存储芯片数存储芯片数量量N N(32K(32K 8)/(8K8

33、)/(8K 8)=48)=4 1 1片。片。u数据线数据线：不要位扩展，芯片数据线互连后与系统数据线连接。：不要位扩展，芯片数据线互连后与系统数据线连接。u读写控制线读写控制线：所有芯片的读：所有芯片的读/ /写线分别互连后与系统相连。写线分别互连后与系统相连。u低位地址线低位地址线：8K8K容量的存储芯片需要容量的存储芯片需要1313根地址线进行字选，根地址线进行字选，所有芯片地址线互连后与系统的低所有芯片地址线互连后与系统的低1313位地址线（位地址线（A A0 0A A1212）连接；）连接；u高位地址线高位地址线：剩余的：剩余的7 7根系统地址线（根系统地址线（A A13 13 A A

34、1919）可用于产生）可用于产生所需的所需的4 4根片选线。根片选线。芯 片A19 A15 A14A13A12A0地址空间（顺序方式）0C1FFFH0C0000H0C3FFFH0C2000H0C5FFFH0C4000H0C7FFFH0C6000H 全译码方式下，系统的全译码方式下，系统的每一条地址线都应该参与译码每一条地址线都应该参与译码。设。设该扩展存储器占用该扩展存储器占用0C0000H0C0000H开始的一段连续地址空间，则可用下开始的一段连续地址空间，则可用下表表示系统地址信号与各芯片所占地址空间的关系：表表示系统地址信号与各芯片所占地址空间的关系：111111111111 00000

35、000000001100000110000111000101100011从该表中可以看出：从该表中可以看出：u 低位地址线低位地址线A12A0应直接接在存储芯片上，寻址片内应直接接在存储芯片上，寻址片内8K单元；单元；u次高位地址线次高位地址线A14、A13译码后产生片选信号区分译码后产生片选信号区分4个存储芯片；个存储芯片；u最高位地址线最高位地址线A19A15及控制信号及控制信号M/(/IO)可用作片选信号有效的可用作片选信号有效的使能控制。使能控制。D0 D7A0 A128K*8D078K*8D078K*8D07CS1 8K*8D07用门电路完成片选译码，用门电路完成片选译码，电路结构看

36、起来比较复杂。电路结构看起来比较复杂。A19 A18 A17A16 A13 A14 A15 M/IOR/W用译码器代替门电路完用译码器代替门电路完成片选译码，电路工作成片选译码，电路工作稳定，结构简练。稳定，结构简练。24译码器CSR/WD0 D7A0 A12A19 A18 A17A16 A13 A14 A15 M/IO8K*8D078K*8D078K*8D07CS1 8K*8D07用部分译码法实现扩展存储器的片选设计用部分译码法实现扩展存储器的片选设计芯片A19 A15 A14A13A12 A0地址空间（顺序方式）0011111111111110000000000000011011 与全译码

37、方式的唯一区别是：系统最高段地址信号与全译码方式的唯一区别是：系统最高段地址信号( (A A1919A A1515) )不参与片选译码，即这几位地址信号可以为任何值。不参与片选译码，即这几位地址信号可以为任何值。共占共占用用25组地组地址址000001100011111110001100011000001FFFH 000000H0C1FFFH0C0000H0F9FFFH 0F8000H造成造成地址地址空间空间的重的重叠叠0C3FFFH0C2000H0C5FFFH0C4000H0C7FFFH0C6000H4 4个片选信号必须使用个片选信号必须使用4 4根地址线，电路结构简单，缺点是：根地址线，电

38、路结构简单，缺点是：u 系统必须保证系统必须保证A A1616A A1313不能同时为有效低电平；不能同时为有效低电平；u 同部分译码法一样，因为最高段地址信号同部分译码法一样，因为最高段地址信号( (A A1919 A A1 17 7 ) )不参与译码，也存在地址重叠问题。不参与译码，也存在地址重叠问题。A13 A16A14 A15R/WD0 D7A0 A128K*8D078K*8D078K*8D07CS1 8K*8D07第一片第一片 A A1919A A1313=1000 000=1000 000，地址范围是，地址范围是 80000H80000H81FFFH81FFFH第二片第二片 A A

39、1919A A1313=1000 001=1000 001，地址范围是，地址范围是 82000H82000H83FFFH83FFFH第三片第三片 A A1919A A1313=1000 010=1000 010，地址范围是，地址范围是 84000H84000H85FFFH85FFFH第四片第四片 A A1919A A1313=1000 011=1000 011，地址范围是，地址范围是 86000H86000H87FFFH87FFFH第一片第一片A A1818=0=0，A A1919A A1313=1000 000=1000 000，地址范围是，地址范围是 80000H80000H81FFFH8

40、1FFFH第一片第一片A A1818=1=1，A A1919A A1313=1100 000=1100 000，地址范围是，地址范围是 C0000HC0000HC1FFFHC1FFFH第二片第二片A A1818=0=0，A A1919A A1313=1000 001=1000 001，地址范围是，地址范围是 82000H82000H83FFFH83FFFH第二片第二片A A1818=1=1，A A1919A A1313=1100 001=1100 001，地址范围是，地址范围是 C2000HC2000HC3FFFHC3FFFH第三片第三片A A1818=0=0，A A1919A A1313=1

41、000 010=1000 010，地址范围是，地址范围是 84000H84000H85FFFH85FFFH第三片第三片A A1818=1=1，A A1919A A1313=1100 010=1100 010，地址范围是，地址范围是 C4000HC4000HC5FFFHC5FFFH第四片第四片A A1818=0=0，A A1919A A1313=1000 011=1000 011，地址范围是，地址范围是 86000H86000H87FFFH87FFFH第四片第四片A A1818=1=1，A A1919A A1313=1100 011=1100 011，地址范围是，地址范围是 C6000HC6000HC7FFFHC7FFFH 线选法地址线可以不用完，也无需专门的译码电线选法地址线可以不用完，也无需专门的译码电路。路。但由于高位地址线可随意取值但由于高位地址线可随意取值0 0或或1 1。所以，存在。所以，存在地址重叠，并且造成存储器地址不能连续分布。地址重叠，并且造成存储器地址不能连续分布。 在微型计算机系统中，存储器一般是按字节进行在微型计算机系统中，存储器一般是按字节进行编址的，存储器的地址单元内只能存放编址的，存储器的地址单元内只能存放8 8位二进制数位二进制数( (1 1个字节个字节) )。CPUCPU的外部数据总线有的外部数据总线有8 8位位( (如如808880