32位高档微型计算机

1、第第14章章 高档微型计算机高档微型计算机 14.1 14.1 Intel 80 x86Intel 80 x86微处理器微处理器 14.2 14.2 Intel PentiumIntel Pentium微处理器微处理器 14.3 14.3 IA-64IA-64体系架构体系架构14.14.4 4 高档微机存储器的扩展技术高档微机存储器的扩展技术 14.1 Intel 80 x86微处理器微处理器 从从8086到到Pentium处理器处理器:Intel 8086802868038680486PentiumItan.叠叠 加加 功功 能能CPU发展发展（年代）（年代）内部内部总线总线外部总线外部总线

2、工作模式工作模式功能单元功能单元8086(78)8088(79)16位位DB:16条条(8条条)AB:20条条最大模式最大模式最小模式最小模式2个个80186(82)同上同上同上同上同上同上2个个+5个个80286(83)同上同上DB:16条条AB:24条条实模式实模式虚模式虚模式4个个80386(85)32位位DB:32条条AB:32条条实模式实模式虚模式虚模式虚拟虚拟8086模式模式6个个80486(89)同上同上同上同上同上同上6个个+2个个Pentium(93)64位位寄存器：寄存器：32位位DB:64条条AB:32条条可扩展为可扩展为64位位同上同上10个个14.1.2 80186微

3、处理器微处理器 Intel公司1982年推出； 16位微处理器； 68条引脚 ；14.1.1 8086/8088微处理器微处理器 1183552HLDAHDLASRDYLOCKTESTNM1INT0VCCINT2/INTA0INT3/INTA1DT/RDERMCS0MCS1MCS2MCS3DRQ0DRQ1TMRIN0TMRIN1TMROUTTMROUT1RESPCS0VSSPCS1PCS2PCS3PCS4PCS5/A1PCS6/A2LCSUCSAD0AD1AD9AD2AD10AD3AD11VCCAD4AD12AD5AD13AD6AD14AD7S0S1S2ARDYCLKOUYRESETX2X1V

4、SSALE/QS0RD/QSMDWR/QS1BHEA19/S6A18/S5A17/S4A16/S3AD15 将将8086所组成所组成的微机系统中最的微机系统中最通用的通用的1520个个器件集成在一个器件集成在一个芯片上。芯片上。80186除了除了EU、BIU外，外，还集成了还集成了时钟发生时钟发生器器、地址锁存器地址锁存器、数据总线收发器数据总线收发器、等待电路等待电路、刷新电刷新电路路等。等。80186微处理器n总线时序：总线时序：n与8086一样，标准的80186总线周期也是由4个时钟周期组成。典型总线操作有存储器（I/O）读，存储器(I/O)写，中断应答周期等。n指令系统指令系统: :

5、在在8086基础上增加的指令有：基础上增加的指令有：nPUSHA 把所有的寄存器内容按一定顺序压入堆栈nPOPA 把所有的寄存器内容按一定顺序弹出堆栈nINTS 从I/O端口输入字或字节性数据（可以是字符串）nOUTS 向I/O端口输出字或字节性数据（可以是字符串）nENTER 过程入口格式化堆栈nLEAVE 过程出口恢复堆栈nBOUND 检测数组下标是否越界 80186微处理器n中断系统：80186的中断可以分为四种类型：n外部非屏蔽中断n外部可屏蔽中断n软件指令中断n指令异常及内部中断。与8086一样，80186的中断系统也可管理256个中断源。 80186微处理器n80188微处理器：n

6、80188是Intel公司推出的为了与8088兼容的高性能准16位微处理器，它与80186的主要差别同8086与8088的差别基本相同。n80186和80188都支持8087协处理器。 14.1.3 80286微处理器微处理器 1982年推出；高性能或增强型16位微处理器；68引脚 。内部结构：内部结构：四大部件构成四大部件构成 总线接口部件BIU指令部件IU执行部件EU地址部件AU3 552118M/IOLOCKCOD/INTAREADYHLDAHOLDPEREQVSSNMINCNCINTRNCCAPERRORBUSYVCCA13A12A11A10A9A8A7A6A5A4A3VCCCLKA2

7、A1A0D 1 5D 7D 1 4D 6AD 1 3D 5D 1 2D 4D 1 1D 3D 1 0D 2D 9D 1D 8D 0VS SA 1 4A 1 5A 1 6A 1 7A 1 8A 1 9A 2 0A 2 1VS SA 2 1A 2 3P E A C KS 0S 1N CN CB H E8028680286微处理器微处理器n80286具有支持多任务操作系统的任务切换、存储器管理、特权保护等功能 n80286采用独立的地址、数据总线n存储器直接寻址空间达16MB，n虚拟寻址空间可达每个任务1GB。 n80286有两种工作方式：n实地址方式n保护虚拟地址方式 80286微处理器微处理器n

8、指令系统指令系统 n80286增加了增加了系统控制系统控制和和访问权操作访问权操作的指令功能的指令功能 n80286在在80186基础上基础上增加的增加的16条指令为：条指令为：CLTS CLTS 清除清除8028680286机器状态字寄存器的任务转换位。机器状态字寄存器的任务转换位。LGDT LGDT 把全局描述符表的基地址和边界装入全局把全局描述符表的基地址和边界装入全局 描述符表寄存器。描述符表寄存器。SGDT SGDT 把全局描述符表寄存器的内容存到寄存器中。把全局描述符表寄存器的内容存到寄存器中。LIDT LIDT 把中断描述符表的基地址和边界装入中断把中断描述符表的基地址和边界装入

9、中断 描述符表寄存器描述符表寄存器SIDT SIDT 把中断描述符表寄存器的内容存到寄存器中。把中断描述符表寄存器的内容存到寄存器中。LLDT LLDT 把局部描述符表的基地址和边界以及它在全局把局部描述符表的基地址和边界以及它在全局 描述符的索引号装入局部描述符表寄存器。描述符的索引号装入局部描述符表寄存器。 80286微处理器微处理器nSLDT SLDT 把局部描述符表寄存器中选择器的内容存回把局部描述符表寄存器中选择器的内容存回1616位寄存器位寄存器或字存储单元中。或字存储单元中。nLTR LTR 把全局描述符表中任务状态段描述符装入任务寄存器。把全局描述符表中任务状态段描述符装入任务

10、寄存器。nSTR STR 把任务状态寄存器选择器字段的内容存回把任务状态寄存器选择器字段的内容存回1616位寄存器或位寄存器或字存储器操作数中。字存储器操作数中。nLMSW LMSW 把把1616位寄存器或位寄存器或2 2字节的存储器内容装入机器状态字寄字节的存储器内容装入机器状态字寄存器。存器。nSMSW SMSW 把机器状态字寄存器内容存回把机器状态字寄存器内容存回1616位寄存器或存储器中位寄存器或存储器中nLAR LAR 加载访问权指令加载访问权指令nLSL LSL 加载段边界指令加载段边界指令nARPL ARPL 调整要求的特权级调整要求的特权级nVERR VERR 读检验指令读检验

11、指令nVERWVERW 写检验指令写检验指令80286微处理器微处理器n工作方式 80286有实地址和保护虚地址两种工作方式，二者可以通过将机器状态字寄存器中的PE位清零和置“1”来互相切换。 n实地址方式实地址方式( (PE=0) ：模拟一个高速的8086微处理器的运行。但二者的内部结构不同，故在中断处理、运行状态等方面存在差别。在实地址下把机器状态字寄存器中的PE位置“1”就切换到保护方式。 n保护虚地址方式保护虚地址方式( (PE=1) ：它是充分发挥80286效能的工作方式。其寻址空间物理地址的形成方式和中断资源的使用等与实地址方式有所不同。在保护方式下，把机器状态字寄存器中的PE位清

12、零就切换到实地址方式。 80286微处理器微处理器n物理地址的形成 3116 15019190150150偏移量段地址偏移地址20位物理存储器地址加法器段0000偏移量段段描述符表物理存储器段描述符段基址物理地址加法器选择器存储器操作数（a）实地址方式20位物理地址的形成 （b）保护虚地址方式24位物理地址的形成图图14.1 80286物理地址的形成物理地址的形成 80286微处理器微处理器n中断系统中断系统： 80286在实方式下有在实方式下有5种中断源：种中断源：n外部非屏蔽中断外部非屏蔽中断n外部可屏蔽中断外部可屏蔽中断n协处理器异常中断协处理器异常中断n内部中断内部中断n指令中断指令中

13、断 80286在保护方式下的中断类型与实方式下相同，只是在中断向量在保护方式下的中断类型与实方式下相同，只是在中断向量表、中断结构、中断处理方式上与实地址方式有较大差别。表、中断结构、中断处理方式上与实地址方式有较大差别。8086/8088中包含在NMI中断里80286微处理器微处理器n任务管理 n支持多任务操作n任务，就是一个程序所具有的完全独立的执行环境的基本功能块。它可以是一个程序，也可以是一个程序的一部分。 n80286在保护方式下从处理开始到处理结束有多个任务多次进入和退出处理。n实方式下的单任务操作就是从处理开始到处理结束只有一个任务独占处理器的全部资源。 80286微处理器微处理

14、器n80286的总线操作有六种类型：n存储器读nI/O读n存储器写nI/O写n中断应答n暂停/停机数据传输的最大速率为2个时钟周期传送一个字。 14.1.4 80386微处理器微处理器 n1985年推出 n32位微处理器 n132条引脚 它由中央处理器部件，存贮管理部件和总线接口部件组成： 总线接口部件 指令预取部件 指令译码部件 中央处理器部件 指令执行部件 分段部件 分页部件 存贮管理部件32位界 限 和属 性 PLA32内 部 控 制 总 线34323232控制物理地址总线取代码/取页表线性地址总线位移总线状 态标 志ALUALU控 制控 制ALU总 线指 令 预 取指 令 预 译 码指

15、 令 流32位BSIG,READYD0-D31W/R,LOCKADS,NABE0-BE3A2-A31M/IO,D/CHOLD,INTR,NML ERRORBUSY RESET,HLDA地 址驱 动 器流 水 线 I/O总 线 宽 度控 制多 路收 发 器16字 节 指令 队 列预 取 器 界限 检 测 器2个 译 码 指令 队 列指 令 和译 码控 制ROM译 码 和定 序保 护 检测 部 件寄 存 器 堆乘 /除移 位 地 址加 法 器分 页 部 件总 线 控 制请 求 特 权控 制 和 特性 PLA页 面 超 高速 缓 存加 法 器描 述 存寄 存 器3输 入加 法 器分 段 部 件有 效

16、 地 址 总 线有 效 地 址 总 线图图14.2 Intel 80386的基本体系结构的基本体系结构 各功能部件的逻辑关系如下图所示各功能部件的逻辑关系如下图所示: EU(寄存器、寄存器、运 算 器 和 控运 算 器 和 控制逻辑制逻辑) BIUIPU(控制控制逻 辑 和 预逻 辑 和 预取队列取队列) IDU 指令译码、指令译码、6字节指令队列字节指令队列预取请求预取请求指令代码指令代码SU段寄存器段寄存器段转换器段转换器 TLB页转换器页转换器PU80386微处理器微处理器1. 中央处理部件（中央处理部件（CPU） CPU由指令部件和执行部件构成。n指令部件：指令部件：包括指令预取器和指

17、令译码器。 指令预取器负责预取指令，在总线空闲周期，把下面4个字节的指令读入16字节的指令预取队列，由指令译码器对操作码进行译码，并将其存入译码指令队列供执行部件使用。n执行部件：执行部件：n执行部件包括8个用于地址计算和数据操作的32位通用寄存器和一个以加速移位、循环移位、乘法和除法操作的64位桶形移位器。n乘/除法器能在每个时钟周期内完成一位的乘/除法操作，最快在40个时钟周期内进行32位的乘法或除法。80386微处理器微处理器2. 存贮管理部件存贮管理部件: :包括分段部件、分页部件、保护测试部件。 分段部件根据执行部件的请求，计算有效地址，完成逻辑地址到线性地址的转换；保护测试部件完成

18、总线周期分段的合法性检查，并将转换的线性地址随同总线周期事务处理信息发送到分页部件；分页部件负责请求总线接口部件的总线服务。80386的存储器由一个或多个可变长度的存储器由一个或多个可变长度的段组成，最大的段可为的段组成，最大的段可为4G字节。字节。 分段部件通过提供一个额外的寻址器件对逻辑地址空间进行管理，既可以实现任务之间的隔离，也可以实现指令和数据的再定位。 分页部件将分段部件或指令预取部件产生的线性地址转换成物理地址。每一页为4K字节，每一段可以是一页，也可以是若干页。 80386上的每一个任务最多可以有16384个段，每个段最大可达4G字节，因此，可以为每个任务提供64T字节的虚拟存

19、储器。80386微处理器微处理器3. 总线接口部件总线接口部件 功能是：n在接收指令读取、数据传送、分段部件和分页部件的请求时优化编排这些请求级，以满足中央处理器进行外部总线传送的要求和最大限度的利用总线的带宽。n产生和处理执行当前总线周期的各种信号。 80386微处理器微处理器4. 寄存器组寄存器组 nIntel 80386 芯片内集成了7类寄存器，共32个。n通用寄存器n指令指针n标志寄存器n段寄存器n系统地址寄存器n调试寄存器测试寄存器n控制寄存器80386微处理器微处理器n通用寄存器 8个32位的通用寄存器：EAX、EBX、ECX、EDX、ESI、EDI、EBP、ESP ESIEDIE

20、BPESPEDXECXEBXEAXALBLCLDLSPBPDISIDHCHBHAH3116 15780图图14.3 80386的通用寄存器的通用寄存器 80386微处理器微处理器n指令指针和标志寄存器n指令指针EIP是一个32位的寄存器,用于保存下一条待预取的指令的偏移量。其低16位即为8086中的IP。n标志寄存器EFLAGS，也是一个32位的寄存器，如图14.4所示。n标志可分为以下三类：n状态标志：反映执行一条指令后的状态与结果。它们是：OF、SF、ZF、AF、PF、CF，共6个。n控制标志：用于控制处理器的工作方式。如DF。n系统标志：用于设置系统的工作方式等。它们是：IF、TF、IO

21、PL、NT、VM、RF。其中VM 和RF是为80386扩充的标志。 80386微处理器微处理器标志VMRFONTIOP LOFDFIFTFSFZFOAFOPFICFEFLAGS进位标志奇偶校验标志辅助标志零标志符号标志自陷标志允许中断方向标志上溢I/O特权级嵌套任务标志继续标志Intel公司留用虚拟方式图图14.4 80386的标志寄存器的标志寄存器（2424位）位） 80386微处理器微处理器n段寄存器 80386有6个16位的段寄存器，它们用来保存识别当前可寻址段的段选择符。其中CS指定代码段，SS指定堆栈段，DS、ES、FS和GS指定现行数据段。 n控制寄存器 80386有4个32位的控

22、制寄存器，被命名为CR0、CR1、CR2和CR3。80386微处理器微处理器n系统地址寄存器 80368有4个专用寄存器用来访问80268/80368保护方式所支持的表和段。这4个寄存器分别为:32位的GDTR和IDTR，16位的DTR和TR。他们访问的表和段是GDT(全局描述符表)、IDT(中断描述符表)、LDT(局部描述符表)、TSS(任务状态段.)。 n调试寄存器 80386有6个32位的调试寄存器DR0、DR1、DR2、DR3、DR6和DR7，DR4、DR5为Intel公司留用如图14.5所示。 80386微处理器微处理器DR4DR5DR7DR6DR2DR3DR1DR001516310

23、0151631G0L0L1G1L2G2L3G3LEGE000GD00B0B1B2B3000000000BDBSBTW0R0W1R1W1R2W3R3LEN 0LEN 0LEN 0LEN 3Intel公司留用Intel公司留用断点3线性地址断点2线性地址断点1线性地址断点0线性地址图图14.5 80386的调试寄存器的调试寄存器 n测试寄存器 n 80368有2个32位的测试寄存器TR6和TR7，用于控制对转换后援缓冲器中的内容可寻地址存贮器的测试。 80386微处理器微处理器5. 80386 的工作模式的工作模式 80386有三种工作模式：实模式、保护模式和虚拟8086模式。 实模式 工作在这种

24、模式下的80386几乎与8086一样，只不过速度更快了一些，并多了几条指令及几个寄存器。80386的实模式可以访问32位通用寄存器和采用带有32位超越指令前缀的寻址模式。 80386微处理器微处理器 实模式下的地址计算 实模式下地址计算与8086相同，在8086中，段寄存器内容乘以16（左移4个二进制位）再加上有效地址（有效地址是高4位为0，低16位为偏移地址构成的20位地址），就得到一个20位线性地址。 进入、脱离和返回实模式 如果对CPU进行复位，则进入实模式下工作。此外，一个系统要进入保护模式，开始时程序也要暂时进入实模式。系统复位就可以进入实模式，然后再用一条MOV至CR0的指令将PE

25、位置位，即切换到保护模式，从而离开实模式。从保护模式返回实模式仍可以用MOV至CR0指令将CR0寄存器中的PE位复位来实现。但必须用合法的实模式数值。 80386微处理器微处理器保护模式 n在保护模式下，80386可以访问232=4GB的物理存储器空间，段的长度是232=4GB，页功能是可以选择的。在这种模式下，可以引入虚拟存储器的概念，以扩充软件所占用的存储器空间，允许程序大到64T（246B）。n保护模式是从实模式转变过来的，执行指令：MOV CR0MOV CR0，（，（regreg或或menmen） 使CR0中的保护允许位PE置1，即进入保护模式。 80386微处理器微处理器 保护模式地

26、址计算保护模式下，地址由两部分组成，一部分是段基地址，另一部分是32位偏移量，两者相加得到32位线性地址。保护模式下，段寄存器中的值是一个选择子，由它去访问一个段描述符，从段描述符中获得段基地址，在寻址过程中，描述符作为媒介物，提供段基地址、段界限（大小）及属性。其寻址过程如图14.6。 计算出的线性地址，在没有分页机构的情况下可以直接用作物理地址，如图14.7所示；在有分页机构的情况下，需要通过分页机构映射形成物理地址，如图14.7所示。 80386微处理器微处理器段描述符48/32位指针最大4GB段基址存储器操作数选择的段基址访问权偏移47/31界限选择子031/15图图14.6 简化的保

27、护方式下的寻址过程简化的保护方式下的寻址过程 80386微处理器微处理器线性地址基址访问权偏移每4KB物理地址存储器操作数 80386分页机构15界限段031页框地址物理地址图图14.7 带分页的简化的保护方式下的寻址过程带分页的简化的保护方式下的寻址过程 80386微处理器微处理器 在80386中使用的所有段均由描述符表描述。描述符表共有三种:n全局描述符表（一张）全局描述符表（一张）n局部描述符表（多张）局部描述符表（多张）n中断描述符表（一张）中断描述符表（一张） 每个表最多可以保存8192个8字节的描述符。为了选择这些描述符，段寄存器的内容（选择器）的高13位作为进入描述符表的索引。

28、每一个描述符表都有一个与之对应的寄存器分别是:n全局描述符表寄存器（全局描述符表寄存器（GDTR）n局部描述符表寄存器（局部描述符表寄存器（LDTR）n中断描述符表寄存器（中断描述符表寄存器（IDTR） 80386微处理器微处理器n全局描述符表（全局描述符表（GDT）含有可供系统所有任务使用的描述符。GDT可以容纳除中断服务用的描述符即中断和自陷描述符之外的任一类型的描述符。 n局部描述符（局部描述符（LDT）含有与一个给定的任务有关的描述符。通常在设计操作系统时使每项任务有一个独立的LDT。LDT可能只含有代码、数据、堆栈、任务门和调用门描述符。LDT是一种将给定任务的代码段和数据段同操作系

29、统其余部分隔离开来的机构。 n中断描述符表中断描述符表( (IDT)中包含有最多256个描述符。每个描述符为8个字节，包含相应的中断处理程序的入口地址和特性。IDT中可能只含有任务门、中断门和陷阱门。80386微处理器微处理器n分段存储器管理 n在保护模式下，指针不能直接给出物理地址，而要通过分段部件的转换才能产生物理地址。这种转换过程使用了以存储器为基础的所谓段描述符表。 n段描述符表内含有一些描述符，每个描述符由8个字节组成，其中包括段的线性基地址和该段的界限（大小）以及段的一些属性。这些属性是：段的类型（代码段、数据段、堆栈段或者某些专用段）、段的特权级、段的单位长度、操作数的默认长度（

30、16位或32位）。n段选择符指向的目标叫做段描述符。段描述符含有线性地址空间中某一给定区域。（即一个段）有关属性的8个信息。 虚拟8086模式: 虚拟8086模式是80386新增加的，目的是使按8086编写的软件能在80386的任务环境下运行。 80386微处理器微处理器6. 80386的引脚功能说明的引脚功能说明 1243678951113141210NMLKHJGFEDCBLA1234567891011121314A B C D E F G H J K L M N LVSSD13D14D18D19D22VCCD24VSSD26D29D30VCCA31D9D11D12D16D17D21D23

31、VCCD25D27VCCVSSA30A27HLDAVCCD10D15VSSD20VSSVCCD28D31VSSVCCA29A26D6D8VCCA28A24A23D4D5D7A25A22A21D3VSSVCCVSSVSSA20D2D1D0A19A18A17D2READYVCCVCCVCCA16VCCNCCLK2VSSVSSA15ADSNCBE0A12A13A14HOLDNAVCCA9A10A11BS16BE1VCCVSSLOOKRESETPEREONCNCVCCA2A6A7A8VSSBE2NCVSSW/RBUSYNMIINTRNCVSSNCA4A5VSSVCCBE1M/IODICVCCVSSER

32、ROR#VCCVSSVCCNCA3VSSVCC80386GNDVCCERRORBUSYPEREQLOCKM/IOD/CW/RBE0BE1BE2BE3RESETNMIINTRHLDAHOLDREADYBS16NAADS38632位地 址2CLK32位 数据 总 线CLK2D0 D31总线控制总 线 仲 裁中 断电 源协 处 理器 信 号总 线 周期 控 制字 节允 许A2 A317. 80386 微机主板系统结构及支持总线微机主板系统结构及支持总线 n386微型计算机系统板简介 80386系统板上主要部件： （1） 80386主CPU （2） 80387和80287协处理器插座及其接口电路 （3

33、） 高速缓存Cache及其控制电路 （4） 主存储器DRAM及其译码控制电路 （5） ROM及其译码和控制电路 （6） 总线控制及缓冲器电路 （7） 时钟发生器电路 （8） 外设控制器电路（包括中断控制器、DMA控制器、 定时器/计数器等） （9） AT总线控制器电路 （10） 实时时钟CMOS RAM及键盘接口电路等80386微处理器微处理器14.1.5 80486微处理器微处理器 n1989年推出 n32位高性能微处理器 n片内n存储管理部件（MMU）；n浮点处理部件（FPU）；n8K字节的超高速缓存部件；n使用RISC设计技术，提高了指令的执行速度。 n在代码级的向上兼容性n80486的

34、性能比80386提高了34倍。 1282基 址 /变址 总 线32323232323232PCD.PWT323232PCHK DP0-DP3KEN FLUSH AHOLD.EADS BS16 BS8 BRDY BLAST ADS W/R D/C M/IO PCD.PWTRDY LOCK PLOCK BOFF A20M BREOHOLD HLDA RESET INTR NMIFERR 1GNNE D0-D31A2-A31BE0#-BE3#物 理 地 址线 性 地 址 总 线64位 部 件 间 传 送 总 线32位 数 据 总 线32位 数 据 总 线奇 偶 校 验 的生 成 和 控 制超 高 速

35、 缓 存 控 制总 线 宽 度 控 制突 发 总 线 控 制 总 线 控 制请 求 定 序 器数 据 总 线 收 发 器写 缓 冲 器 4 80地 址 驱 动 器总 线 接 口位 移 总 线代 码 流译 码 指令 通 路微 指 令 浮 点寄 存 器 文 件浮 点部 件控 制 ROM控 制 和 保 护测 试 部 件指 令 译 码32字 节 指 令 队 列2 16字 节预 取 器 8K字 节超 高 速 缓 存超 高 速 缓 存转 换 后 援缓 冲 器分 页部 件界 限 和 属 性 PLA描 述 符寄 存 器分 段 部 件桶 式 移 位 器寄 存 器 文 件ALU图图14.10 80486内部结构图

36、内部结构图 1. 内部结构与外部引脚内部结构与外部引脚 P C H AD P 0D P 1D P 2D P 3B S 1 6B S EB L A S TB R D YB R E OB O F FH O D AH O L DP L O C AL O C AW / RD / CM / I OB E 0B E 1B E 2B E 3A 2 0 MI G N N EF R E EP C OP W TF L U S HK E NE A D SA H O L DN M IR E S E TI N T RR D YA D S 超 高 速缓 存 控 制 8 0 4 8 6微 处 理 器3 2 位 地址 总 线

37、3 2 位数 据D 0 - D 3 1时 钟数 据 总 线总 线 控 制中 断 信 号超 高 速 缓存 使 无 效页 面 超 高 速缓 存 控 制数 据 出错 报 告 第 2 0 位地 址 屏 蔽奇 偶 校 验总 线 宽度 控 制突 发 控 制总 线 仲 裁总 线 周期 定 义字 节允 许A 2 - A 3 1图图14.11 80486引脚功能图引脚功能图 80486微处理器微处理器n增加了增强的总线仲裁功能n片上超高速缓存填充用的突发总线机构n行使无效机构n奇偶校验的支持它与80386相比增加了:n数据奇偶监视n总线突发控制n片上超高速缓存控制地址屏蔽n用于多处理器系统的信号80486微处理

38、器微处理器n80486的指令可分为的指令可分为11类类：n数据传送n算术运算n移位/循环n串处理n位处理n控制转移n高级语言支持n操作系统支持n处理器控制n浮点运算n浮点控制2. 2. 指令系统指令系统 n80486的指令系统包括完整的80386的指令系统和80486扩充指令。n采用RISC设计，减少了每条指令的平均占用时钟周期数。n对于使用频度较高的基本指令由原来的微码控制改为硬件逻辑直接控制。 80486微处理器微处理器n80486所支持的数据类型十分丰富：所支持的数据类型十分丰富：n不带符号的二进制数n带符号的二进制数，可以是8位、16位、32位或64位；n浮点数据类型，可以是32位,单

39、精度实数，64位双精度实数和80位临时精度实数；nBCD数据类型，可以是压缩和非压缩型的BCD数n串数据类型，可以是位、字节、字或双字序列nASCII数据类型；指针数据类型；可以是32位或48位。 80486微处理器微处理器3. 3. 中断和异常中断和异常 n80486同样能够定义256个中断向量或异常处理程序，其中断处理与80386类似。另外浮点处理部件使用的中断类型为7、13、16。 4. 4. 操作方式操作方式 n实地址方式n保护方式 直接继承了80386的操作方式n保护方式下的虚拟8086方式 14.2 Intel Pentium微处理器微处理器 n1993年推出 n高性能32位结构的

40、微处理器 n采用RISC技术 n集成度为310万只晶体管(基本型) n引进了诸如数据完整性在内的大型计算机的特性n扩充了多重处理器的应用能力n与86系列中原来的其他型号保持软件完全兼容。 Intel Pentium微处理器微处理器n在如下几方面对在如下几方面对80486做了重大改进：做了重大改进：n采用超级标量体系结构n浮点部件采用超级流水线技术n增加了动态转移预测n加大了片上超高速缓存的容量n较强的错误检测和报告功能n采用了更多的测试挂钩n片上超高速缓存改用回写策略。 14.2.1 Pentium 微处理器微处理器( (基本型基本型) ) 1. Pentium 采用的先进技术及其技术特点采用

41、的先进技术及其技术特点 （1）Pentium采用的先进技术 CISC技术和技术和RISC技术技术 nCISC技术复杂指令系统计算机技术（Complex instruction set computer，CISC）nRISC技术精简指令系统计算机技术（Reduced instruction set computer，RISC）n它们是基于不同理论和构思的两种CPU设计技术。Intel Pentium微处理器微处理器n1995年至2001年期间，Intel又相继推出了：nPentium PronPentium MMXnPentium nPentium nPentium Pentium 微处理器微处

42、理器n采用采用RISCRISC技术的技术的CPUCPU特点：特点：n指令系统只含简单而常用的指令，指令长度短，并且每条指令的长度相同；n采用流水线机制来执行指令，流水线机制是一种指令级并行处理方式，在同样的时间段可以比非流水线机制下执行更多的指令。n大多数指令利用内部寄存器来执行，所以，只需要一个时钟周期。提高了指令的执行速度，减少了对内存的访问，使内存的管理简化。 Pentium的大多数指令是简化指令，但仍然保留了一部分复杂指令，而对这部分指令采用硬件来实现。所以，Pentium吸取了两者之长。 n采用采用CISC技术的技术的CPU特点：特点：n指令系统中包含很多指令，既有常用指令，又有用得

43、较少的复杂指令，复杂指令实现较复杂的功能，但指令码长，这使微处理器的译码部件负担加重，速度减慢；n访问内存是使用多种寻址方式；n多采用微程序机制，在ROM中存放了众多的微程序。 Pentium 微处理器微处理器超标量流水线技术超标量流水线技术 n所谓超标量，就是一个处理器中有多条流水线。n在Pentium中，采用U和V两条流水线，每条流水线均含有独立的ALU地址生成电路和连接数据高速缓存Cache的接口，由此可通过各自的接口对高速缓存存取数据，这称为高速缓存双端接口。双端接口使Pentium具有更高的速度。n超标量流水线机制使得Pentium能够对应一个时钟周期执行两条整数运算指令，比相同频率

44、的前一代CPU实际速度提高一倍。分支预测技术分支预测技术 n分支预测技术能够预测转移是否发生，以确定以后执行哪一段程序。nPentium用分支目标缓冲器（branch target buffer，BTB）执行预测功能 。 Pentium 微处理器微处理器（2）Pentium的技术特点的技术特点 除了采用CISC和RISC相结合的技术、超标量流水线技术和分支预测技术外，Pentium还有以下特点： n外部采用64位总线，大大提高了数据的传输率n设置了相互独立的片内指令高速缓存和数据高速缓存。 n对ADD、MUL、INC、DEC、PUSH、POP、JMP、CALL和LOAD等常用指令采用硬件（组合

45、逻辑）来实现，使这些常用指令的执行速度大大提高。 n在实地址方式、保护方式和虚拟8086方式基础上增加了系统管理方式（system manage mode,SMM） Pentium 微处理器微处理器2. Pentium的原理结构的原理结构 （1）Pentium的主要部件 Pentium内部主要部件包括：n总线接口部件nU流水线和V流水线n指令高速缓存n数据高速缓存n指令预取部件n指令译码部件n浮点处理部件FPUn分支目标缓冲器BTBn控制ROMn寄存器组。 Pentium 微处理器微处理器（2）原理结构 n总线接口部件实现CPU于系统总线的连接，包括64位数据线、32位地址线和若干控制信号线，

46、以此实现相互间的信号交流，并产生相应的总线周期信号。 n两条流水线U和V。U流水线可执行所有的整数运算指令，V流水线只能执行简单的整数运算指令和数据交换指令。每条流水线有五级功能：取指、译码、生成地址、执行指令和回写。 n指令高速缓存和数据高速缓存两者分开，从而减少了指令预取和数据操作之间可能发生的冲突，并可提高命中率。 Pentium 微处理器微处理器n指令预取部件：每次取两条指令，若为简单指令，且后一条指令预取部件：每次取两条指令，若为简单指令，且后一条指令不依赖于前一条指令的执行结果，则指令预取部件便将指令不依赖于前一条指令的执行结果，则指令预取部件便将两条指令分别送到两条指令分别送到U

47、流水线和流水线和V流水线独立执行。流水线独立执行。 n指令译码器：负责对指令进行译码。指令译码器：负责对指令进行译码。n增强型浮点处理部件（增强型浮点处理部件（floating processor unit，FPU）：在在FPU中，采用快速硬件来实现浮点加、乘、除运算，使浮中，采用快速硬件来实现浮点加、乘、除运算，使浮点运算速度大为提高。点运算速度大为提高。n控制控制ROM：含有：含有Pentium的微代码，控制部件直接控制流水的微代码，控制部件直接控制流水线。线。n分支目标缓冲器分支目标缓冲器BTB：在遇到分支转移指令时用来预测是否在遇到分支转移指令时用来预测是否发生转移。发生转移。n寄存器

48、组：协助执行部件工作。寄存器组：协助执行部件工作。Pentium 微处理器微处理器3. Pentium的寄存器的寄存器 Pentium处理器配备的寄存器可分为如下几类：（1）基本寄存器组：包含通用寄存器、指令指针寄存器、标志寄存器、段寄存器。（2）系统级寄存器组：包含系统地址寄存器、Pentium控制寄存器。（3）调试寄存器组：比如调试寄存器DR0DR3。 （4）浮点寄存器组 14.2.2Pentium MMX n1996年底推出 n集成了450万个晶体管 n采用了MMX（多媒体扩展指令系统 ）技术n指令Cache和数据Cache都由原来的8KB扩展到16KB。 n仍属P5架构 12.2.3P

49、entium Pron1996年推出n与后来推出的Pentium 和Pentium 同属于P6架构 n集成了550万只晶体管 n内部核心频率为133MHz .n片内Cache规模大小为16KB，其中指令Cache为8KB，数据Cache为8KB。 n片内包括一个大小256KB的二级Cache芯片n也采用了RISC技术 n是超级流水线型的，它的流水线深度比Pentium基本型更深 n采用乱序执行操作方式来完成超级流水线的操作过程 。12.2.4Pentium n1997年推出 n集成了750万个晶体管n最高频率达500MHz n不但支持多媒体指令集MMX，而且除了16KB的一级指令高速缓存和16

50、KB的数据高速缓存外，还含有512KB的内部二级高速缓存 n用一块印刷电路板使CPU和二级高速缓存装在一起，再用外壳封装 n增加了由多分支预测技术、数据统计分析技术和推测执行技术相结合而实现的动态执行机制。 12.2.4Pentium n1999年2月推出 n内部核心集成了950万个晶体管 n时钟频率可达800MHz n二级高速缓存为 512KBn最大寻址空间达64GB n增加了71条互联网流式单指令多设计的指令集（streaming SIMD(single-instruction multiple-data)extension,SSE）。 12.2.4Pentium n2001年推出n内部含

51、有4200万个晶体管 n主频高达3.6GHz n采用一系列新技术面向网络功能和图像功能，具体如下： n超长流水线技术。 n跟踪性指令高速缓存技术。 n采用双沿指令快速执行机制。 n能执行SSE2指令集。 14.3 IA-64体系架构体系架构 nIA是 “Intel体系/ Intel Architecture”的缩写 n人们将Intel 生产的CPU统称为Intel体系（IA）CPU。n从80386开始，桌面PC使用的CPU，包含目前的Pentium 处理器都是32位架构的CPU，所以都被列为IA-32。 nIntel最新一代的Itanium处理器“安腾”，是Intel IA-64系列的第一个6

52、4位处理器产品，时钟频率为800MHz。 nIA-64是Intel64位处理器的指令集架构ISA的名字，Itanium 是依据微架构设计，并根据IA-64特定硬件实现的CPU 。IA-64体系架构体系架构nIA-64主要特性 :1IA-64结构把三种指令捆绑成128位长的单一指令，处理速度更快 2位模板控制并行指令的执行 3预测指令消除错误预测 4推测性装入指令 14.4 高档微机存储器的扩展技术高档微机存储器的扩展技术 14.4.1 PC微机存储器扩展技术概述微机存储器扩展技术概述 1. 高速缓冲存储器（Cache） n高速缓冲存储器的设计利用了程序访问的局部性原理，即程序有较大的概率再一次

53、访问新近被访问过的指令和数据。 n高速缓冲存储器相对于主存而言，速度高，容量小。2. 虚拟存储技术虚拟存储技术 n虚拟存储器的工作原理虚拟存储器的工作原理 n通过存储器管理部件和操作系统将通过存储器管理部件和操作系统将“主存主存辅存辅存”组成组成的存储层次重新统一编址，从而提供一个比实际内存大的存储层次重新统一编址，从而提供一个比实际内存大得多的虚拟存储器。得多的虚拟存储器。n虚拟存储器的地址称为虚地址虚拟存储器的地址称为虚地址n虚地址向物理地址的转换由存储器管理部件自动实现。虚地址向物理地址的转换由存储器管理部件自动实现。n编程人员在写程序时，可以访问比实际配置大得多的存编程人员在写程序时，

54、可以访问比实际配置大得多的存储空间，而不必考虑地址转换的具体过程。储空间，而不必考虑地址转换的具体过程。 n通常只将虚拟地址空间的小部分映射到主存储器，虚拟地址空间的大部分是映射到辅助存储器（如大容量硬盘或光盘）上。 n当虚地址访问虚拟存储器时，存储器管理部件首先查看该虚地址所对应单元内容是否已在主存中:n若已在主存中，就自动将虚地址转换为主存物理地址，对主存进行访问；n若不在主存中，就通过操作系统将程序或数据由辅存调入主存（同时，可能将一部分程序或数据从主存送回到辅存），然后再进行访问。因此，每次访问虚拟存储器都必须进行虚地址向物理地址的转换。 n虚拟存储器常采用二维或三维的虚拟地址格式。虚

55、拟存储器常采用二维或三维的虚拟地址格式。n在二维地址格式下，虚拟地址空间划分为若干段或在二维地址格式下，虚拟地址空间划分为若干段或页，每个段或页由若干地址连续的存储单元组成。页，每个段或页由若干地址连续的存储单元组成。n在三维地址格式下，虚拟地址格式不同，虚拟存储在三维地址格式下，虚拟地址格式不同，虚拟存储器分为三种：器分为三种：n段式虚拟存储器段式虚拟存储器n页式虚拟存储器页式虚拟存储器n段页式虚拟存储器段页式虚拟存储器n段式虚拟存储器虚地址格式： n页式虚拟存储器虚地址格式： n段页式虚拟存储器虚地址格式： 段 号 段 内 地 址 页 号 页 内 地 址 段 号 页 号 页 内 地 址 n

56、80 x86微机系统中的虚拟存储技术 n8086/8088只支持实地址方式n80286支持实地址方式和虚地址保护方式n80386和80486则支持实地址方式、虚地址保护方式和虚拟8086方式。n实地址方式下：实地址方式下：n使用低位地址线（使用低位地址线（A0A19），），寻址空间寻址空间1MB。n任何一个实际物理单元的地址由段地址和段内任何一个实际物理单元的地址由段地址和段内偏移量两部分组成。偏移量两部分组成。n段地址是由某个段寄存器的值（段地址是由某个段寄存器的值（16位）左移位）左移4位而形成位而形成20位的段基地址。然后位的段基地址。然后20位的段基位的段基地址与地址与16位的段内偏移

57、量相加形成某一物理单位的段内偏移量相加形成某一物理单元的实际地址。元的实际地址。 n虚拟地址保护方式下：n8028680486可实现虚拟存储和保护功能。n80286采用的是段式虚拟存储技术：n在80286中，程序中可能用到的各种段的段基地址和其他段的属性信息集中在一起，成为驻留在存储器中的描述符表。n80286段寄存器中存储的不再是段基地址，而是段描述符的选择器。由段寄存器中的选择器从描述符表中取出相应的段描述符，得到24位段基地址，再与16位偏移量相加形成寻址单元的物理地址。n80286虚地址保护方式下存储器寻址如图14.12所示。 230指示器3116 150CPU偏移量段段描述符表物理存

58、储器段描述符段基址物理地址加法器选择器存储器操作数图图14.12 80286虚地址保护方式下存储器寻址虚地址保护方式下存储器寻址 n80386，80486采用的是段页式虚拟存储技术，虚采用的是段页式虚拟存储技术，虚拟地址到物理地址转换过程如图拟地址到物理地址转换过程如图14.13所示。所示。n首先作用分段机制，由段寄存器中存储的段描述首先作用分段机制，由段寄存器中存储的段描述符选择器从段描述符表中得到段基地址，与偏移符选择器从段描述符表中得到段基地址，与偏移量相加形成一个中间地址称为线性地址。量相加形成一个中间地址称为线性地址。n当分页机制被禁止时，线性地址就是物理地址；当分页机制被禁止时，线

59、性地址就是物理地址；否则再由分页机制把线性地址转换为物理地址。否则再由分页机制把线性地址转换为物理地址。 ：虚 拟 地 址段 机 制分 页 机 制物 理 地 址分 页 被 禁 用 ）线 性 地 址偏 移 量选 择 子图图14.13 80386，80486虚地址挂号信方式下的地址转移虚地址挂号信方式下的地址转移 n8028680486的保护功能包括两个方面：n一是任务间的保护，即给每一个任务分配不同的虚地址空间，使不同的任务彼此隔离；n二是任务内的保护，即通过设置特权级别，保护操作系统不被应用程序所破坏。 3. 磁盘高速缓存区（磁盘磁盘高速缓存区（磁盘Cache）和虚拟磁盘技术和虚拟磁盘技术 n

60、在80386以上微机系统中，通常采用建立磁盘高速缓存区（磁盘Cache）和设置虚拟磁盘的技术，提高对辅助存储器（硬盘）的访问速度。磁盘磁盘Cache：把一部分主存作为把一部分主存作为磁盘缓冲区，存放最近读写的数据，磁盘缓冲区，存放最近读写的数据，避免存取这些数据时访问外存，从而提高访存速度；避免存取这些数据时访问外存，从而提高访存速度；虚拟磁盘：虚拟磁盘：把把一部分主存当作一部分主存当作磁盘来使用，避免访问外存时的机械动磁盘来使用，避免访问外存时的机械动作，从而提高访存速度。作，从而提高访存速度。14.4.2 32位微机的高速缓存技术位微机的高速缓存技术 1. Cache系统的结构系统的结构