锁存器和触发器

1、5 锁存器和触发器锁存器和触发器5.1 双稳态存储单元电路双稳态存储单元电路5.2 锁存器锁存器5.3 触发器的电路结构和工作原理触发器的电路结构和工作原理5.4 触发器的逻辑功能触发器的逻辑功能作业：作业：P237 5.2.1、5.2.5、 5.4.1、5.4.8 教学基本要求教学基本要求1、理解锁存器、触发器的电路结构和工作原理、理解锁存器、触发器的电路结构和工作原理2、掌握、掌握SR触发器、触发器、JK触发器、触发器、D触发器及触发器及T 触触发器的逻辑功能发器的逻辑功能3、了解锁存器、触发器的动态特性、了解锁存器、触发器的动态特性1 1、时序逻辑电路与锁存器、触发器：、时序逻辑电路与锁

2、存器、触发器： 时序逻辑电路时序逻辑电路: :概述概述锁存器和触发器：锁存器和触发器：是构成时序逻辑电路的基本逻辑单元是构成时序逻辑电路的基本逻辑单元 。 结构特征：由组合逻辑电路和存储电路组成，电路中存在反馈。结构特征：由组合逻辑电路和存储电路组成，电路中存在反馈。工作特征：工作特征：时序逻辑电路的工作特点是任意时刻的输出状态不时序逻辑电路的工作特点是任意时刻的输出状态不仅与该当前的输入信号有关，而且与此前电路的状态有关。仅与该当前的输入信号有关，而且与此前电路的状态有关。 2、锁存器与触发器、锁存器与触发器共同点共同点：具有具有0 和和1两个稳定状态，一旦状态被确定，就能自行两个稳定状态，

3、一旦状态被确定，就能自行保持。一个锁存器或触发器能存储一位二进制码。保持。一个锁存器或触发器能存储一位二进制码。 不同点不同点：锁存器锁存器-对脉冲电平敏感的对脉冲电平敏感的存储存储电路，在特定输入脉冲电平作用下电路，在特定输入脉冲电平作用下改变状态。改变状态。触发器触发器-对脉冲边沿敏感对脉冲边沿敏感的存储电的存储电路，在时钟脉冲的上升沿或下降沿路，在时钟脉冲的上升沿或下降沿的变化瞬间改变状态。的变化瞬间改变状态。 E E CP CP 5.1 双稳态存储单元电路双稳态存储单元电路5.1.1 双稳态的概念双稳态的概念5.1.2 双稳态存储单元电路双稳态存储单元电路5.1 双稳态存储单元电路双稳

4、态存储单元电路5.1.1 双稳态的概念双稳态的概念 稳稳态态稳稳态态介介稳稳态态 1 Q Q 1 G1 G2 1 Q Q 1 G1 G2 反馈反馈5.1.2 双稳态存储单元电路双稳态存储单元电路 Q端的状态定义为电路输出状态。端的状态定义为电路输出状态。电路有两个互补的输出端电路有两个互补的输出端1. 电路结构电路结构 2、数字逻辑分析、数字逻辑分析电路具有记忆电路具有记忆1 1位二进制数据的功能。位二进制数据的功能。 如如 Q = 1如如 Q = 0 1 1 Q Q G1 G2 VO1 VO2 VI1 VI2 10011011 1 1 Q Q G1 G2 VO1 VO2 VI1 VI2 00

5、3. 模拟特性分析模拟特性分析 1 1 Q Q G1 G2 VO1 VO2 VI1 VI2 I1 = O2 O1 = I2 0 稳态点稳态点(Q=1) 稳态点稳态点( (Q Q= =0 0) ) 介稳态介稳态点点 I1(=O2) O1(=I2) a b c d e G1 G2 图中两个非门的传输特性图中两个非门的传输特性5.2.1 SR 锁存器锁存器5.2 锁存器锁存器5.2.2 D 锁存器锁存器5.2.1 SR 锁存器锁存器 1 1 Q Q R G1 G2 1 1 S +VDD T4 T2 T6 T5 T1 T3 Q Q S R 或或非非门门 G1 或或非非门门 G2 1. 1. 基本基本S

6、R锁存器锁存器初态初态：R、S信号作用前信号作用前Q端的状态，端的状态，初态初态用用Q n表示。表示。次态次态：R、S信号作用后信号作用后Q端的状态，端的状态，次态次态用用Q n+1表示。表示。1) 工作原理工作原理(a) R=0、S=0状态不变状态不变0 00 0若初态若初态 Q n = 11 10 01 1 1 1 Q Q R G1 G2 1 1 S 若初态若初态 Q n = 00 01 10 00 00 0 1 1 Q Q R G1 G2 1 1 S 无论无论初态初态Q n为为0或或1，锁存器的，锁存器的次态次态均为均为1态。态。 S 1 Q Q 1 R G1 G2 0 01 1若若初态

7、初态 Q n = 11 10 01 1 S 1 Q Q 1 R G1 G2 若初态若初态 Q n = 00 01 10 00 01 10 0(b) R=0、S=1置置1无论初态无论初态Q n为为0或或1，锁存器的次态为，锁存器的次态为0态。态。 S 1 Q Q 1 R G1 G2 1 10 0若若初态初态 Q n = 11 11 10 0若初态若初态 Q n = 0 S 1 Q Q 1 R G1 G2 1 10 00 01 10 01 1（c） R=1 、 S=0置置0 S 1 Q Q 1 R G1 G2 1 11 10 00 0（d） S=1 、 R=1无论初态无论初态Q n为为0或或1，触

8、发器的次态，触发器的次态 、 都为都为0 。nQnQ状态不确定状态不确定约束条件约束条件: SR = 0当当S、R 同时回到同时回到0时，由于两个与非时，由于两个与非门的延迟时间无法确定，使得触发器门的延迟时间无法确定，使得触发器最终稳定状态也不能确定。最终稳定状态也不能确定。触发器的输出既不是触发器的输出既不是0态，也不是态，也不是1态态2) 逻辑符号与逻辑功能逻辑符号与逻辑功能逻辑功能表逻辑功能表保持保持置置0置置1S为置为置1端，端，R为置为置0端端SSet 置位置位RReset 复位复位都是高电平有效都是高电平有效状态状态不确定不确定电路的动作特点：电路的动作特点： S、R对高电平信号

9、敏感对高电平信号敏感约束条件约束条件: SR = 0 反映锁存器输入信号取值和状态之间对应关系的图形反映锁存器输入信号取值和状态之间对应关系的图形称为波形图称为波形图SRQQ置置0置置1置置0置置0置置0保保持持不允许不允许3）工作波形工作波形设初态为设初态为=0 1 1 Q Q R S 4）用与非门构成的基本）用与非门构成的基本SR锁存器锁存器 S Q Q R R S c.国标逻辑符号国标逻辑符号a.电路图电路图b b. .功能表功能表 RSQ不定不定10010100101不变不变11不变不变Q约束条件约束条件: S +R = 1 例例 运用基本运用基本SR锁存器消除机械开关触点抖动引起的脉

10、冲输出。锁存器消除机械开关触点抖动引起的脉冲输出。 R vO t0 t1 vO t0 t1 t +5V +5V R S Q RSQ不定不定10010100101不变不变11不变不变Q 100k A B Q 1 2 74HCT00 R S 100k S +5V +5V 1102. 逻辑门控逻辑门控SR锁存器锁存器 R E S & & 1 1 1 1 G3 G1 G2 G4 Q4 Q3 Q Q 1)电路结构电路结构 1R E1 1S Q Q E S R 国标逻辑符号国标逻辑符号简单简单SR锁存器锁存器使能信号控制门电路使能信号控制门电路锁存锁存使能使能信号信号 R E S & & 1 1 1 1

11、G3 G1 G2 G4 Q4 Q3 Q Q 2) 工作原理工作原理 S=0，R=0：Qn+1=Qn S=1，R=0：Qn+1=1 S=0，R=1：Qn+1=0 S=1，R=1：Qn+1= E=1：E=0：状态发生变化。状态发生变化。 Q状态保持状态保持Q3 = S Q4 = R门控的门控的SRSR锁存器逻辑功能表锁存器逻辑功能表约束条件：约束条件：SR=0 S=0，R=0：Qn+1=Qn S=1，R=0：Qn+1=1 S=0，R=1：Qn+1=0 S=1，R=1：Qn+1= 1111000100Qn+1RS不定不定Qn3)3)工作波形工作波形 1R E1 1S Q Q E S R 111100

12、0100Qn+1RS不定不定Qn动作特点：动作特点：E=1期间电路对信号敏感，期间电路对信号敏感， 并按并按S、R信号改变锁存器的状态信号改变锁存器的状态E=0期间锁存器状态不变期间锁存器状态不变 E S R Q3 Q4 Q Q 1 2 3 4 的波形。的波形。 逻辑门控逻辑门控SR锁存器的锁存器的E、S、R的波形如下图虚线之上所示，的波形如下图虚线之上所示，锁存器的初始状态为锁存器的初始状态为Q = 0，试画出试画出Q3、Q4、Q和和Q R E S & & 1 1 1 1 G3 G1 G2 G4 Q4 Q3 Q Q 5.2.2 D 锁存器锁存器1. 逻辑门控逻辑门控D锁存器锁存器 1D E1

13、 Q Q E D 国标逻辑符号国标逻辑符号 R E D & & 1 1 1 1 G3 G1 G2 G4 Q4 Q3 Q Q S 1 1 G5 逻辑电路图逻辑电路图 R E D & & 1 1 1 1 G3 G1 G2 G4 Q4 Q3 Q Q S 1 1 G5 =DS =0 R=1D=0Q = 0D=1Q = 1E=0不变不变E=1= DS =1 R=0D锁存器的功能表锁存器的功能表置置10111置置01001保持保持不变不变不变不变0功能功能QDEQ逻辑逻辑功能功能2. 传输门控传输门控D锁存器锁存器 1 1 TG2 TG1 1 1 G1 G2 G4 G3 E C Q Q C C C D C

14、 C 1 1 G1 TG2 G2 Q Q TG1 D 1 1 G1 TG2 G2 Q Q TG1 D E=0时时(b) 动作特点动作特点(a) 电路结构电路结构TG2导通，导通，TG1断开断开 TG1导通，导通，TG2断开断开Q = DQ 不变不变E=1时时(c) D锁存器功能表锁存器功能表置置1置置 0保持保持功能功能01不变不变Q10不变不变Q10D1 10E 1 1 TG TG 1 1 G1 TG2 G2 G4 G3 E C Q Q C C C TG1 D C C (d) 工作波形工作波形 D E Q Q 置置1置置 0保持保持功能功能01不变不变Q10不变不变Q10D1 10E3. D

15、锁存器的动态特性锁存器的动态特性定时图定时图: :表示电路动作过程中，对各输入信号的时间要求表示电路动作过程中，对各输入信号的时间要求以及输出对输入信号的响应时间。以及输出对输入信号的响应时间。 建立时间建立时间tSU：表示：表示D信号对信号对E下降沿的最少时间提前量；下降沿的最少时间提前量；脉冲宽度脉冲宽度tw：为保证：为保证D信号正确传送到信号正确传送到Q和和 ；保持时间保持时间tH：确保数据的可靠锁存的最少时间；：确保数据的可靠锁存的最少时间；延迟时间延迟时间tpLH：输出从低电平到高电平的延迟时间；：输出从低电平到高电平的延迟时间；延迟时间延迟时间tpHL：输出从高电平到低电平的延迟时

16、间。：输出从高电平到低电平的延迟时间。Q D Q tSU tH tW TpLH E TpHL H HL LCMOS 八八D锁存器锁存器-74HC/HCT3734. 典型集成电路典型集成电路LE=0锁存器的状态不变锁存器的状态不变LE=1三态门使能，数据输出三态门使能，数据输出锁存器的状态随锁存器的状态随Dn变化变化OE=0OE=1三态门高阻态，数据不三态门高阻态，数据不能输出能输出 LE 1 1 OE 1 E 1 E 1 E Q1 Q7 Q0 D1 D7 D0 1D C1 C1 1 1D C1 C1 1D C1 C1 ELE锁存使能锁存使能OE三态门使能三态门使能74HC/HCT373的功能表

17、的功能表OE工作模式工作模式输输 入入内部锁存器内部锁存器状状 态态输输 出出LEDnQn使能和读锁存器使能和读锁存器（传送模式）（传送模式）LHLLLLHHHH锁存和读锁存器锁存和读锁存器LLL*LLLLH*HH锁存和禁止输出锁存和禁止输出H高阻高阻H高阻高阻L*和和H*表示门控电平表示门控电平LE由高变低之前瞬间由高变低之前瞬间Dn的逻辑电平。的逻辑电平。5.3 触发器的电路结构和工作原理触发器的电路结构和工作原理5.3.1 主从触发器主从触发器5.3.2 维持阻塞触发器维持阻塞触发器*5.3.3 利用传输延迟的触发器利用传输延迟的触发器5.3.4 触发器的动态特性触发器的动态特性 E 5

18、.3 触发器的电路结构和工作原理触发器的电路结构和工作原理1. 锁存器与触发器锁存器与触发器 CP CP 锁存器在锁存器在E的高的高(低低)电电平期间对信号敏感平期间对信号敏感触发器在触发器在CP的上升沿的上升沿(下降沿下降沿)对信号敏感对信号敏感 E 触发器主要有三种电路结构：触发器主要有三种电路结构：主从触发器、维持阻塞触发器和利用传输延迟的触发器主从触发器、维持阻塞触发器和利用传输延迟的触发器5.3 触发器的电路结构和工作原理触发器的电路结构和工作原理 1 1 TG TG TG2 Q C C C TG1 D C 主主锁锁存存器器 1 1 TG TG TG4 Q Q C C C TG3 C

19、 从从锁锁存存器器 Q CP 1 C C G1 G4 G3 G2 主锁存器与从锁存器主锁存器与从锁存器结构相同结构相同(1) 电路结构电路结构5.3.1 主从触发器主从触发器TG1和和TG4的工作状态相同的工作状态相同TG2和和TG3的工作状态相同的工作状态相同1. 由传输门组成的由传输门组成的CMOS边沿边沿D触发器触发器 (2)工作原理：工作原理：TG1导通，导通，TG2断开断开输入信号输入信号D 送入主锁存器。送入主锁存器。TG3断开，断开，TG4导通导通从锁存器从锁存器维持在原来的状态不变。维持在原来的状态不变。 (a) CP=0时时: 1 1 TG TG TG2 Q C C C TG

20、1 D C 主锁存器主锁存器 1 1 TG TG TG4 Q Q C C C TG3 C 从锁存器从锁存器 Q G1 G4 G3 G2 C =1，C=0，Q 跟随跟随D端的状态变化，使端的状态变化，使Q =D。 CP 1 C C (b) CP由由0跳变到跳变到1 : 1 1 TG TG TG2 Q C C C TG1 D C 主主锁锁存存器器 1 1 TG TG TG4 Q Q C C C TG3 C 从从锁锁存存器器 Q G1 G4 G3 G2 C =0，C=1， CP 1 C C 触发器的状态仅仅取决于触发器的状态仅仅取决于CP信号信号上升沿上升沿到达前瞬间的到达前瞬间的D信号信号 TG3

21、导通，导通，TG4断开断开从锁存器从锁存器Q 的的信号送信号送Q端。端。TG1断开，断开，TG2导通导通输入信号输入信号D 不能送入主锁存器。不能送入主锁存器。主锁存器主锁存器维持原态不变。维持原态不变。 DQn1(c)动作特点动作特点电路在电路在CP的上升沿敏感，并产生状态变化的上升沿敏感，并产生状态变化次态与次态与CP的上升沿前一瞬间的上升沿前一瞬间D的状态相同的状态相同触发器的逻辑功能表触发器的逻辑功能表逻辑符号逻辑符号nQ1n Q111101010000D(d)工作波形工作波形对对CP上升沿敏感的上升沿敏感的D触发器触发器Q对对CP下降沿敏感的下降沿敏感的D触发器触发器Q。 1 TG

22、TG TG2 C C C TG1 D C 1 TG TG TG4 Q Q C C C TG3 C 1 G3 1 1 1 G1 1 1 1 1 RD SD CP 1 C C G4 G2 2. 典型集成电路典型集成电路 74HC/HCT74 中中D触发器的逻辑图触发器的逻辑图 74HC/HCT74的功能表的功能表DSQDSDR1nQLHHHHHLLHHQn+1DCPHHLLHLLHLHHLQDCP 输输 出出 输输 入入DR74HC/HCT74的逻辑符号和功能表的逻辑符号和功能表具有直接置具有直接置1、直接置、直接置0，上升沿触发的，上升沿触发的D触发器触发器 S C1 1D R S C2 2D

23、R 1SD 1RD 1CP 1D 1Q 1Q 2SD 2RD 2CP 2D 2Q 2Q 国标逻辑符号国标逻辑符号5.3.2 维持阻塞触发器维持阻塞触发器(1) (1) 电路结构电路结构 置置0维持线维持线输入信号输入信号D和和CP信号信号根据根据 确定确定触发器的状态触发器的状态 RS G1 & CP Q1 & G2 G3 & & & G5 Q2 Q3 S R G4 Q4 D G6 Q Q & 1、维持阻塞、维持阻塞D触发器触发器(a)CP = 00 01 11 1D DD D G1 & C P Q1 & G2 G3 & & & G Q2 Q3 S R Q4 D G Q Q & (2)工作原理

24、工作原理 Qn+1=QnD 信号进入触发器信号进入触发器, ,为状态刷新作好准备为状态刷新作好准备Q1 = DQ4= DD信号存于信号存于Q44 (b)当当CP 由由0 跳变为跳变为10 01 1D DD D G1 & C P Q1 & G2 G3 & & & G Q2 Q3 S R GQ4 D G Q Q & 1 10 00 0D DD DDQn 1在在CP脉冲的脉冲的上升沿上升沿，触发器按此前，触发器按此前的的D信号刷新信号刷新 (c)当当CP =1，若，若Q=0D信号被阻断，信号被阻断， 、 的状态，的状态，Q的状态不变的状态不变RS0 01 10 0G1 1 & C P Q1 & G2

25、 G33 & & & G5 Q2 Q3 S R G4Q4 D G6Q Q & 1 11 10 00 0置置1阻塞线、阻塞线、置置0维持线维持线 (d)当当CP =1，若，若Q=1置置1维持线维持线置置0 阻塞线阻塞线1 10 0G1 1 & C P Q1 & G2 G33 & & & G5 Q2 Q3 S R G4Q4 D G6Q Q & 1 10 01 11 1(3)动作特点：维持阻塞动作特点：维持阻塞D触发器状态变化产生在时钟脉冲触发器状态变化产生在时钟脉冲的上升沿，其次态决定于该时刻前瞬间输入信号的上升沿，其次态决定于该时刻前瞬间输入信号DnQ1n Q111101010000D(4)工作

26、波形工作波形2. 典型集成电路典型集成电路-74LS74 & CP & & & & D Q Q & SD RD S C1 1D R SD RD CP D Q Q 5.3.3 利用传输延迟的触发器（自学）利用传输延迟的触发器（自学）5.3.4 触发器的动态特性触发器的动态特性动态特性反映其触发器对输入信号和时钟信号间的时间要求，动态特性反映其触发器对输入信号和时钟信号间的时间要求，以及输出状态对时钟信号响应的延迟时间。以及输出状态对时钟信号响应的延迟时间。 建立时间建立时间保持时间保持时间脉冲宽度脉冲宽度传输延时时间传输延时时间传输延时时间传输延时时间 D Q tSU tH tW tPLH CP

27、 tPHL Tcmin Q tPHL tPLH PH C1 1D Q Q D C P 保持时间保持时间tH ：保证：保证D状态可靠地传送到状态可靠地传送到Q 建立时间建立时间tSU ：保证与保证与D 相关相关的电路建立起稳定的状态，使触发器状态的电路建立起稳定的状态，使触发器状态得到正确的转换。得到正确的转换。最高触发频率最高触发频率fcmax ：触发器内部都要完成一系列动作，需：触发器内部都要完成一系列动作，需要一定的时间延迟，所以对于要一定的时间延迟，所以对于CP最高工作频率有限制。最高工作频率有限制。 触发脉冲宽度触发脉冲宽度tW ：保证内部各门正确翻转。：保证内部各门正确翻转。传输延迟

28、时间传输延迟时间tPLH和和tPHL ：时钟脉冲：时钟脉冲CP上升沿至输出端新上升沿至输出端新状态稳定建立起来的时间状态稳定建立起来的时间 D Q tSU tH tW tPLH CP tPHL Tcmin Q tPHL tPLH PH5.4.1 D 触发器触发器 5.4 触发器的逻辑功能触发器的逻辑功能5.4.2 JK 触发器触发器 5.4.3 SR 触发器触发器 5.4.4 D 触发器功能的转换触发器功能的转换 5.4.2 T 触发器触发器 不同逻辑功能的触发器国标逻辑符号不同逻辑功能的触发器国标逻辑符号 1D C1 Q Q D CP D 触发器触发器 1J C1 1K Q Q J CP K

29、 JK 触发器触发器 1T C1 Q Q T CP T 触发器触发器 1S C1 1R Q Q S CP R SR触发器触发器下降沿触发的，时钟为下降沿触发的，时钟为 ，逻辑符号加圈。，逻辑符号加圈。CP5.4.1 D 触发器触发器 1. 特性表特性表 2. 特性方程特性方程Qn+1 = f(D, Qn, CP)3. 状态图状态图Qn D Qn+100 001 110 011 1CP 1D C1 Q Q D CP D 触发器触发器 D=1D=0D=0D=1 0 1Qn+1 = D .CP3.状态转换图状态转换图 翻翻 转转10011111 置置 111010011 置置 000011100 保

30、保 持持01010000 说说 明明Qn+1QnKJ1.特性表特性表 1nnnQJQKQ2.特性方程特性方程 0 1 0 0 1 1 0 1 J 1 KQn 0 00 01 11 10 5.4.2 JK 触发器触发器 J=0 K= J= K=0 J=1 K= J= K=1 0 1 74HC112下沿触发的双边下沿触发的双边沿触发器沿触发器 例例5.4.1 设下降沿触发的设下降沿触发的JK触发器时钟脉触发器时钟脉冲和冲和J、K信号的波形如图所示。试画出输信号的波形如图所示。试画出输出端出端Q的波形。设触发器的初始状态为的波形。设触发器的初始状态为0。 Q J K 1 2 3 4 5 6 7 CP

31、 Q例：例：J5.4.3 T触发器触发器 特性方程特性方程状态转换图状态转换图特性表特性表nQ1n Q011101110000TnnnQTQTQ1 T=1 T=1 T=0 T=0 0 1 1T C1 Q Q T CP 逻辑符号逻辑符号 T触发器触发器 Q Q CP C 逻辑符号逻辑符号 特性方程特性方程nnQQ1动作特点：时钟脉冲动作特点：时钟脉冲上升沿上升沿到来一次，触发器翻转一次。到来一次，触发器翻转一次。 T触发器：触发器：JK触发器转换成触发器转换成D、T、T触发器触发器 nnnQTQTQ1取取T=1 5.4.4 SR 触发器触发器 1. 特性表特性表 2. 特性方程特性方程3. 状态

32、图状态图Qn S RQn+100 0000100101011不确定不确定100110101101111不确定不确定nnQRSQ 1SR=0（约束条件）（约束条件） S=0 R= S= R=0 S=1 R=0 S=0 R=1 0 1 上升沿触发的触发器上升沿触发的触发器下降沿触发的触发器下降沿触发的触发器5.4.5 D触发器功能的转换触发器功能的转换1. D 触发器构成触发器构成 J K 触发器触发器QKQJD 组合组合电路电路 Q Q 1D C1 CP DKJ1nnnQJQKQQn+1 = D Q Q & 1 & 1 1 1D C1 C J K 2. D 触发器构成触发器构成 T 触发器触发器QTQTQTD Qn+1 = D nnnQTQTQ 1 Q Q 1D C1 = =1 1 T C Q Q 1D C1 T C= = 组合组合电路电路 Q Q 1D C 1 CP DTTQ3. D 触发器构成触发器构成 T 触发器触发器 Q Q 1D C1 CP Qn+1 = D nnQQ 1nQD CPQT触发器可实现二分频逻辑功能触