通信原理硬件实验6位同步信号的提取

1、武汉大学教学实验报告电子信息学院 通信工程 专业 时间 2015/12/29实验名称 位同步信号的提取 指导教师 吴静 姓名 莫帮杰 年级 2013级 学号 2013301200227 一、实验目的 1. 掌握数字锁相环工作原理； 2. 掌握用锁相法提取位同步信号的原理； 3. 掌握巴克码识别原理； 4. 掌握同步保护原理。 二、实验内容 1. 观察数字环的失锁状态、锁定状态。 2. 用数字锁相环环提取位同步信号。 3. 观察帧同步码无错误时帧同步器的维持态。 4. 通过波形来加深理解帧同步原理。 三、 基本原理 位同步锁相法的基本原理和载波同步的类似。在接收端利用鉴相器比较接收码元和本地产生

2、的位同步信号的相位，若两者不一致（超前或滞后），鉴相器就产生误差信号区调整位同步信号的相位，直至获取准确的位同步信号为止。把采用锁相环来提取位同步信号的方法称为锁相法。在数字通信中。常用数字锁相法提取位同步信号。 （1）数字锁相 如图所示，数字锁相系统由高稳定度振荡器（晶振)，分频器相位比较器和控制器组成。其中控制器包括扣除门、附加门和或门。高稳定度品振产生的信号经整形电路变成周期性脉冲，然后经控制器再送入分频器,输出位同步脉冲序列。若接收码元的速率为f (波特），则要求位同步脉冲的频率也为fHz。这里晶振的频率设计在nfHz，它经扣除门或门并n次分频后，就可得到频率为fHz的位同步信兮。如果

3、接收端晶振经n次分频后，不能准确的和收到的码元同频同相，这时就要根据比较器输出的误差信兮，通过控制器对分频器进行调整。调整的原理是当分频器输出的位同步脉冲超前于接收码元的相位时，相位比较器就送出一超前脉冲，加到扣除门（常幵）的禁止端，扣除一个a路脉冲，这样分频器输出脉冲的相位就推后1/n个周期；若分频器输出的位同步脉冲相位滞后于接收码元的相位，相位比较器就送出一滞后脉冲，加于附加门，使b路输出的一个脉冲通过“或门”，插入在原a路脉冲之间，使分频器的的输入添加了一个脉冲。于是，分频器的输出相位就提前1/n周期。就这样反复调整实现了相位同步。数字锁相原理图（2）位同步电路 接收码元的相位可以从基带

4、信号的过零点提取，而对数字信号的微分可获得过零点的信息。由于数字信号的过零方向有正有负（即由0变到1和由1变到0)，微分再整流就可以获得接收码元所有过零信息。接收到码元的相位以后，再将它加于相位比较器迸行比较，因为相位信息是通过微分、整流而获得的，所以称这种办法为微分整流数字锁相法法。 框图工作原理：先不看虚线框内部分，设输入信号为不归零码，如波形a所示，我们将每个码元的宽度分为两个区，前半区称为“滞后区”，即若位同步脉冲波形b落入次区，表示位同步脉冲滞后于接收码元的相位；同样，后半区称为“超前区”。接收码元经微分整流，并经单稳4电路后，输出如波形e所示的脉冲。当位同步脉冲波形b (它是由n次

5、分频器d端的输出.取其上升沿而形成的脉冲）位于超前区时，波形e和分频器d端的输出波形使与门A有输出，该输出再经过单稳1就产生一超前脉沖（波形f )。若位同步脉冲波形b(阁中虛线所示）落于滞后区，分频器c端的输出波形（c端和d端互为反相关系）如波形c所示，则与门B有输出，再经过单稳2产生一滞后脉冲（波形g)。这样，无论位同步脉冲超前或滞后,都会分别送出超前或滞后脉冲对分频器的脉冲迸行扣除成附加，从而达到相位调整的目的。虚线框中的单稳3的作用：由波形图看到，位冋步脉冲是由分频器d端的输出波形（波形d)的正沿沿而形成，所以相位调整的的结果应该使波形d的正沿对齐窄脉冲e (即d的正沿在窄脉冲之内）。若

6、d端的输出波形最后调整到如波形图d所示的位置.则A、B两个门都有输出：先是通过与门B输出一个滞后脉冲，后是通过与门A输出一个超前脉冲。这样调整的结果使位冋步信号的相位稳定在这一位置。这是我们需要的。然而，如果d的输出波形调整到d所示位置，这时，A、B两个门都有输出，只是这时先通过A门输出一个超前脉冲，然后通过B门输出一个滞后脉冲。如果不采取措施，位同步信号的相位也可以稳定到这一位置，而输出位同步脉冲（波形b)相位就会与接收码元的相位差180度。克服这种不正确的锁定的办法，是利用在这种情况下A门先有输出这一特点，当A门先有输出时，这个输出一方面产生超前脉冲对锁相环进行调整，另-方面，这个输出经单

7、稳3产生一个脉冲将B门封闭，不再产生滞后脉冲。这样通过A门不断输出超前脉冲，就可以调整分频器输出相位.直至波形d的正沿对齐窄脉冲（波形e)为止。 位同步电路方框图位同步电路时序释义图四、实验步骤 1、将信源模块的电源打开，使之正常工作；将数字调制模块电源打开，信号接 入开关接通，使其正常工作；打开载波同步模块电源，使其正常工作；打开数字解调模块，使之正常工作。打开位同步与帧同步模块电源，使之工作。 2、本试验注意两个跳线组 S-PD 和 S-FS 的跳线放置。S-PD 表示供位同步与帧同步模块鉴相的输入信号，S-FS 表示供位同步与帧同步模块提取帧同步信号的输入信号。首先将两组跳线都拿掉，同时

8、观察位同步与帧同步模块的 BS-OUT 和信源模块的 BS 信号。可以看到其中之一比较模糊的现象，这就表示两者没有同步。观察 FS-OUT 和 DATA-OUT，这两个信号表示帧同步信号和经过调整 后的数据流。因为没有连接 S-FS 信号，所以这两个测试点无信号。 3、将S-PD和S-FS的跳线分别置于1.NRZ和a.NRZ上边，这表示对信源的NRZ 信号来进行鉴相和帧同步的提取。同时观察位同步与帧同步模块的 BS-OUT 和 信源模块的 BS 信号。可以看到两个同步信号都清晰可见，表示两者同步。这也就说明位同步模块在数据 NRZ 中提取出了信源中的位同步信号的相位信息。 同时观察 FS-OU

9、T 和 DATA-OUT，看到有波形输出，可以看到这二者信号有固 定的相位关系。记录波形。 4、将S-PD和S-FS的跳线分别置于2.CM-D和b.AK-DPSK上边，这表示对DPSK 解调电路的比较器输出信号来进行鉴相，将 DPSK 解调电路的绝对码输出作为 帧同步提取的输入。同时观察位同步与帧同步模块的 BS-OUT 和信源模块的 BS 信号。可以看到两个同步信号都清晰可见，表示两者同步。这也就说明位同步 模块在数据 CM-D 中提取出了信源中的位同步信号的相位信息。同时观察 FS-OUT 和 DATA-OUT，看到有波形输出，可以看到帧同步电路从解调出来的绝对码中提取出了帧同步信号，这两

10、个信号有固定的相位关系。记录波形。同时观察 DATA-OUT 和 S-FS 信号，看到两者有着一个相位差，这表示位同步与 帧同步电路把输入的绝对码进行了相位调整，调整后的信号就是 DATA-OUT， 刚才已经看到它和 FS-OUT 有着固定的相位关系。FS-OUT 也就标志着这帧信号数据的开始。 5、将 S-PD 和 S-FS 的跳线分别置于 3.CM-F 和 c.AK-FSK 上边，这表示对 FSK 解调电路的比较器输出信号来进行鉴相，将 FSK 解调电路的绝对码输出作为帧 同步提取的输入。同时观察位同步与帧同步模块的 BS-OUT 和信源模块的 BS 信号。可以看到两个同步信号都清晰可见，

11、表示两者同步。这也就说明位同步 模块在数据 CM-F 中提取出了信源中的位同步信号的相位信息。同时观察 FS-OUT 和 DATA-OUT，看到有波形输出，可以看到帧同步电路从解调出来的 绝对码中提取出了帧同步信号，这两个信号有固定的相位关系。记录波形。同时观察 DATA-OUT 和 S-FS 信号，看到两者有着一个相位差，这表示位同步与 帧同步电路把输入的绝对码进行了相位调整，调整后的信号就是 DATA-OUT， 刚才已经看到它和 FS-OUT 有着固定的相位关系。FS-OUT 也就标志着这帧信号的数据的开始！ 6、以上的过程就是位同步与帧同步模块在三种通信模型：基带通信、DPSK 通 信系统和 FSK 通信系统中的作用。整理试验记录。四、实验结果1、将S-PD、S-FS两组跳线都拿掉，BS和BS-OUT的波形：NRZ和FS-OUT的波形：FS-OUT 和 DATA-OUT的波形：2、将S-PD和S-FS的跳线分别置于1.NRZ和a.NRZ上边，同时观察位同步与帧同步模块的 BS-OUT 和信源模块的 BS 信号的波形：FS-OUT 和 DATA-OUT的波形：DATA-OUT和S-FS的波形：3、将S-PD和S-FS的跳线分别置于2.CM-D和b.AK-DPSK上边，同时观察位同步与帧同步模