数字电子技术项目四任意进制计数器的制作与测试

1、数字电子技术工程四任意进制数字电子技术工程四任意进制计数器的制作与测试计数器的制作与测试目录用JK触发器构成计数器集成计数器功能测试构成任意进制计数器的方法构成任意进制计数器的方法1用JK触发器构成计数器任务导入： 数字逻辑电路分为组合逻辑电路和时序逻辑电路。计数器是一种常用的时序逻辑电路，构成计数器的根本单元电路就是触发器，触发器的种类很多，其中JK触发器是功能最全的一种。掌握触发器的工作原理，逻辑功能，才能应用触发器设计成我们所需要时序电路，包括计数器。任务分析： 用JK触发器构成一个简单的计数器，通过连接电路，使学生能够理解和掌握时序逻辑电路的分析方法和设计方法，理解计数器的主要功能和设

2、计方法。根底知识： 任一时刻的输出信号不但取决于当时的输入信号，而且还取决于电路原来所处的状态的电路称为时序逻辑电路.。1. 时序逻辑电路的结构特点： 1时序电路包含组合电路和存储电路两个组成局部，而存储电路必不可少。同步时序电路的设计时序逻辑电路时序逻辑电路的分析方法根底知识：2存储电路的输出状态必须反响到输入端，与输入信号一起共同决定组合电路的输出同步时序电路的设计时序逻辑电路时序逻辑电路的分析方法根底知识：2. 时序电路的分类 1按照存储单元状态变化的特点，时序电路可以分成同步时序电路和异步时序电路两大类。 2按照输出信号的特点，时序电路可分为米里型mealy和摩尔型moore两种。同步

3、时序电路的设计时序逻辑电路时序逻辑电路的分析方法根底知识：1.分析时序逻辑电路的流程图如下：2.时序逻辑电路的根本分析步骤： 写出各方程。包括：输出方程、驱动方程和状态方程。同步时序电路的设计时序逻辑电路时序逻辑电路的分析方法根底知识： 列状态转换真值表。 说明电路的逻辑功能。根据状态转换真值表说明电路的逻辑功能。 画出状态转换图和时序图，确定时序电路的逻辑功能。同步时序电路的设计时序逻辑电路时序逻辑电路的分析方法根底知识：3.分析举例 【例题4.1】 分析如图4-2所示电路的逻辑功能，并画出状态转换图和时序图。 图4-2 例题4.1的时序逻辑电路同步时序电路的设计时序逻辑电路时序逻辑电路的分

4、析方法根底知识：同步时序电路的设计时序逻辑电路时序逻辑电路的分析方法根底知识： 列状态转换真值表同步时序电路的设计时序逻辑电路时序逻辑电路的分析方法根底知识： 画状态转换图同步时序电路的设计时序逻辑电路时序逻辑电路的分析方法根底知识： 画时序图 同步时序电路的设计时序逻辑电路时序逻辑电路的分析方法根底知识： 逻辑功能说明 从状态转换真值表或状态转换图，时序图可以看出电路在输入第六个计数脉冲后回到初始状态，完成了一次计数循环，同时输出端Y输出一个进位信号，所以该电路是用格雷码表示的同步六进制计数器。 同步时序电路的设计时序逻辑电路时序逻辑电路的分析方法根底知识：同步时序电路的设计时序逻辑电路时序

5、逻辑电路的分析方法根底知识：同步时序电路的设计时序逻辑电路时序逻辑电路的分析方法根底知识： 列状态转换真值表同步时序电路的设计时序逻辑电路时序逻辑电路的分析方法根底知识： 画时序图 同步时序电路的设计时序逻辑电路时序逻辑电路的分析方法根底知识： 逻辑功能说明 从状态转换真值表或状态转换图，时序图可以看出电路在输入第四个计数脉冲后回到初始状态，完成了一次计数循环，所以该电路是2位异步二进制减法计数器。 同步时序电路的设计时序逻辑电路时序逻辑电路的分析方法根底知识：1.设计原那么与步骤： 1逻辑抽象，得出状态转换图表 2状态化简：在状态转换图中有两个以上状态，它们输入相同，输出相同。 同步时序电路

6、的设计时序逻辑电路时序逻辑电路的分析方法根底知识： 3状态分配：确定触发器的数目n，取2n-1N2n，N为状态转换图中的有效状态，给电路的每个状态分配一个二进制代码，又称状态编码，编码方案以组合电路是否最简为标准。同步时序电路的设计时序逻辑电路时序逻辑电路的分析方法根底知识： 4选定触发器类型，求出输出方程，状态方程和驱动方程。 5根据求出的输出方程和驱动方程画出逻辑电路图。 6检查设计的逻辑电路是否具有自启动能力。假设不能自启动应采取措施解决。同步时序电路的设计时序逻辑电路时序逻辑电路的分析方法根底知识：2. 同步时序电路设计举例 【例4.3】：设计一个串行数据检测器，要求:连续输入三个或三

7、个以上的1时输出为1，其它输入情况下输出为0同步时序电路的设计时序逻辑电路时序逻辑电路的分析方法根底知识： 表4-3 例4.3的状态转换表同步时序电路的设计时序逻辑电路时序逻辑电路的分析方法根底知识：同步时序电路的设计时序逻辑电路时序逻辑电路的分析方法根底知识：采用下降沿JK触发器构成电路，驱动方程为 同步时序电路的设计时序逻辑电路时序逻辑电路的分析方法根底知识：同步时序电路的设计时序逻辑电路时序逻辑电路的分析方法根底知识： 计数器是数字系统中常用的时序逻辑部件，它主要用来统计输入时钟脉冲CP个数，还常用于分频电路和进行数字运算。1. 计数器的分类 1按计数进制分：二进制计数器、十进制计数器和

8、任意进制计数器计数器同步计数器电路的设计根底知识： 2按计数数字的增减分:加法计数器、减法计数器和可逆计数器 3按计数器中各触发器脉冲是否相同分：异步计数器和同步计数器 计数器同步计数器电路的设计根底知识：2. 二进制计数器 图4-13 3位同步二进制加法计数器逻辑图计数器同步计数器电路的设计根底知识： 写出电路方程计数器同步计数器电路的设计根底知识： 列状态转换真值表计数器同步计数器电路的设计根底知识： 逻辑功能说明 从状态转换真值表可以看出电路在输入第八个计数脉冲后回到初始状态000，同时进位输出端CO输出一个进位信号。因此该电路是3位同步二进制加法计数器。计数器同步计数器电路的设计根底知

9、识：3.十进制计数器 十进制数的编码方式很多，其计数器的种类也很多，因为其读出结果都是BCD码，所以十进制计数器也称为二-十进制计数器。使用最多的是8421BCD编码的十进制计数器。计数器同步计数器电路的设计根底知识：同步计数器电路设计的一般步骤是： 选择触发器； 求状态方程； 求驱动方程； 画逻辑图，检查电路能否自启动。计数器同步计数器电路的设计根底知识：计数器同步计数器电路的设计根底知识：【解】：选择触发器 求状态方程计数器同步计数器电路的设计根底知识：求驱动方程计数器同步计数器电路的设计根底知识：画逻辑图，检查电路能否自启动。计数器同步计数器电路的设计任务实施：一、任务描述 用三个JK触

10、发器构成一个3位异步二进制加法计数器，二、任务实施步骤1电路设计任务实施：任务实施： 图4-16 74LS112电路时序图任务实施：任务实施：2.确定电路所需器材及元件3.电路连接。4.电路测试。 接通电源，用单脉冲表示输入时钟脉冲CP，每按一次代表输入一个脉冲或直接使用脉冲发生器输入时钟脉冲，观察电路的输出状态变化，并记录下来，看看Q2Q1Q0与表4-7是否一致。如果不一致，说明电路连接有误，检查并排除故障。任务实施：5.电路功能 从上述测试结果可知该电路累计输入时钟脉冲的个数为8，计数到7就返回到初始状态0。 6.电路仿真任务评价：一、分组汇报计数器学习与设计制作情况，通电演示电路功能，并

11、答复相关问题。二、按表49任务评价标准。2集成计数器功能测试任务导入： 集成计数器品种繁多，功能强大。根据集成计数器功能表，我们对计数器进行功能测试，能更充分地理解其计数的功能，才能更好地利用集成计数器构成实际生活中所需的计数电路。任务分析： 任务主要是对几类常见集成计数器进行功能测试，帮助我们同学能更好的利用集成计数器。根底知识：1.按数的进制分类 根据数的进制可将集成计数器分为：二进制计数器、十进制计数器和任意进制计数器。集成计数器的分类根底知识：2.按计数时触发器的状态是递增还是递减分类 根据计数时触发器的状态是递增还是递减，可分为：加法计数器、减法计数器和可逆计数器。 集成计数器的分类

12、根底知识：3.按计数器中触发器的翻转是否同步分类 根据计数器中触发器的翻转是否同步，分为：同步计数器和异步计数器。4.按计数器中使用的元件类型分类 根据计数器中使用的元件类型，可分为：TTL计数器和CMOS计数器。TTL计数器中电路元件均为晶体管，而CMOS计数器中电路元件均为场效应管。集成计数器的分类任务实施：一、任务描述 测试集成计数器74LS161、74LS163、74LS192逻辑功能。二、任务实施步骤 1.确定测试电路所需器材及元件 2.测试74LS161、74LS163。任务实施： 2在Multisim 软件中创立图4-26所示电路，通过电路仿真，测试74LS161计数器状态表，结

13、果如下表4-15.由状态表可知74LS161是四位二进制计数器。任务实施：任务实施：3测试74LS161的计数器逻辑功能。4测试计数器74LS163的逻辑功能。任务实施：5测试计数器74LS192的逻辑功能。任务评价：一、功能测试 分组汇报计数器学习与设计制作情况，通电演示电路功能，并答复相关问题。二、按表416标准评价3构成任意进制计数器的方法任务导入： 生活中常用的一些计数循环很多，我们可以利用现有的集成计数器缩小或扩大它的计数循环，比方：一天二十四小时是个循环，现在一个十进制计数的集成电路，可设计成一个24进制计数器来表示这个循环。任务分析： 通过用74LS192或74LS161构成一个

14、任意进制计数器，通过连接电路并观测电路输出状态，掌握用集成计数器构成N进制计数器的方法。根底知识：1.异步清零法 在输入第N个计数脉冲CP后，通过控制电路，利用状态SN产生一个有效信号，送给异步清零端，使计数器立刻返回到0态，从而实现0SN-1计数。 利用级联法获得计数容量更大的N进制利用反响清零法构成N进制计数器利用反响置数法构成N进制计数器根底知识： 【例4.6】用集成4 位二进制加法计数器 74LS161的构成十进制计数器。 图4-29 异步清零法构成的十进制计数器利用级联法获得计数容量更大的N进制利用反响清零法构成N进制计数器利用反响置数法构成N进制计数器根底知识：2.同步清零法 【例

15、4.7】用集成4 位二进制加法计数器74LS163的构成十进制计数器。 图4-30 同步清零法构成的十进制计数器利用级联法获得计数容量更大的N进制利用反响清零法构成N进制计数器利用反响置数法构成N进制计数器根底知识： 【例4.8】利用74LS161置数端构成十二进制计数器。利用级联法获得计数容量更大的N进制利用反响清零法构成N进制计数器利用反响置数法构成N进制计数器根底知识：利用级联法获得计数容量更大的N进制利用反响清零法构成N进制计数器利用反响置数法构成N进制计数器根底知识：1.集成异步计数器74LS290利用级联法获得计数容量更大的N进制利用反响清零法构成N进制计数器利用反响置数法构成N进

16、制计数器根底知识：利用级联法获得计数容量更大的N进制利用反响清零法构成N进制计数器利用反响置数法构成N进制计数器根底知识：2.集成异步计数器间级联利用级联法获得计数容量更大的N进制利用反响清零法构成N进制计数器利用反响置数法构成N进制计数器根底知识：利用级联法获得计数容量更大的N进制利用反响清零法构成N进制计数器利用反响置数法构成N进制计数器根底知识：3.集成同步计数器间级联利用级联法获得计数容量更大的N进制利用反响清零法构成N进制计数器利用反响置数法构成N进制计数器任务实施：一、任务描述 用两片集成计数器构成五十进制同步加法计数器，输出状态用数码管显示。二、任务实施步骤1.确定测试电路所需器

17、材及元件2电路设计 1熟悉集成4 位二进制加法计数器74LS161的逻辑功能。 2计数功能电路连接。任务实施：任务实施：任务实施：3.电路功能测试 在数字电子实验平台，按图4-40连接电路，同时将与对应的数码管引脚连接，计数脉冲由单次脉冲源提供，接通电源。然后开始测试电路，每按一次脉冲，注意数码管的数值变化，比方第一个脉冲显示为01，第二个脉冲显示02，依次按下脉冲，比较脉冲数与显示数是否相等，如不正确，需重新检查电路，连接电路。任务评价：一、分组汇报级联计数器学习与设计制作情况，通电演示电路功能，并答复相关问题。二、按表419标准评价知识拓展：一、存放器知识拓展：知识拓展：二、集成双向移位存放器知识拓展：1.移位存放器功能扩展 【例4.9】用两片74LS194A接成8位双向移位存放器知识拓展：2.移位存放器实现数据的串并转换 在数字系统中，信息的传播通常是串行的，而处理和加工往往是并行的，因此经常要进行输入、输出的串、并转换知识拓展：3.移位存放器构成移位型计数器 工程总结： 1. 数字逻辑电路分为组合逻辑电路和时序逻辑电路。时序逻辑电路是指任一时刻的输出信号不但取决于当时的输入信号，而且还取决于电路原来所处的状态。典型时序逻辑电路有：存放器，移位存放器，计数器等。工程总结： 2.一般的同步和异步时序逻