数电课设三位同步二进制减法器串行序列检测电路设计

1、目录1 .数字电子课程设计的目的与作用12 .课程设计的任务13. 三位同步二进制减法器23.1. 三位同步二进制减法器设计电路的理论分析23.1.1原始状态图的建立：23.1.2卡诺图23.1.3时钟方程、输出方程和状态方程：43.1.4无效状态的判断43.2. 三位同步二进制减法器设计电路53.3.三位同步二进制减法器的仿真结果64.串行序列检测电路设计94.1.串行序列检测电路设计电路的理论分析94.1.1原始状态图的建立：94.1.2卡诺图104.1.3时钟方程、输出方程和状态方程：114.2.串行序列检测设计电路114.3串行序列检测器的仿真结果125.用数据选择器实现函数F=AB+

2、BC+CA145.1用数据选择器实现函数F=AB+BC+CA的电路设计145.1.1选择数据译码器145.1.2写标准与非与非表达式145.1.3确定数据选择器输入变量的表达式145.2用数据选择器实现函数F=AB+BC+CA的设计电路155.3实验结论156.设计总结和体会157.参考文献161 .数字电子课程设计的目的与作用随着科技的进步和社会的发展，数字电路在各种电器中的应用越来越广泛。0、1代码的简易变换能够实现复杂的逻辑功能使得数字电路的实现效率很高。课程设计的目的是通过实际设计并搭建一些简易但典型的数字电路来加深对各逻辑器件逻辑功能的理解。课程设计能够使我们更进一步理解课堂上所学的

3、理论知识，同时又能锻炼我们的动手能力和分析问题解决问题的能力。2 .课程设计的任务利用所学的数字电路的理论知识，用触发器、74LS00、74LS08等逻辑门在数字电路系统上设计并搭建000、010为无效状态的三位同步二进制减法器以及串行序列1001的检测电路，注意检查其中的无效状态能否自行启动，若不能自启进行相应的逻辑修改，直至符合设计要求。观察并分析实验结果，进行课程设计答辩。3. 三位同步二进制减法器3.1. 三位同步二进制减法器设计电路的理论分析3.1.1原始状态图的建立：所给无效状态为000、010，对其余有效状态进行逻辑抽象可以得到减法器设计电路的原始状态图如图1所示： /0 /0

4、/0 /0 /0 111 100 101 100 011 001 /1 /Y 排列：Q2nQ1nQ0n 图1减法器的状态图 3.1.2卡诺图题中所给无效状态是000、010，其所对应的最小项 和为约束项。由图1所示状态图所规定的输出与现态之间的逻辑关系，可以直接画出输出信号Y的卡诺图，如图2所示： Q1nQ0n Q2n 00 01 11 101 0 0 0 0 0 图2 输出Y的卡诺图由以上卡诺图可得输出状态方程为：Y= 由图1可得到电路次态Q2n+1Q1n+1Q0n+1的卡诺图如图3所示。再分解开便可得到如图4、5、6所示各触发器的次态卡诺图。 Q1nQ0n Q2n 00 01 11 10

5、111 001 011100 110 101 图3电路次态Q2n+1Q1n+1Q0n+1的卡诺图 Q1nQ0n Q2n 00 01 11 101 0 0 1 1 1 图4的卡诺图 Q1nQ0n Q2n 00 01 11 101 0 1 0 1 0 图5 的卡诺图 Q1nQ0n Q2n 00 01 11 101 1 1 0 0 1 图6的卡诺图 3.1.3时钟方程、输出方程和状态方程：由于JK触发器功能齐全、使用灵活，本设计选用3个CP下降沿触发的边沿触发器。采用同步方案，故取CP0= CP1= CP2= CP (CP 是整个设计的时序电路的输入时钟脉冲)。显然，由图4,、5、6所示各卡诺图便可

6、很容易地得到各状态方程为： 由触发器的特性方程：Qn+1，变换状态方程，使之与特性方程的形式一致便可得 由以上各状态方程变换式比较触发器特性方程可得各个触发器的驱动方程为： 3.1.4 无效状态的判断 无效状态为010、101，带入驱动方程进行计算，结果如下： /0 /0 000111; 010 001所以设计电路能够跳出无效状态自行启动，符合设计要求。3.2. 三位同步二进制减法器设计电路 图7 设计电路的逻辑电路图3.3三位同步二进制减法器的仿真结果 图8减法器的仿真结果（1） 图9 减法器的仿真结果（2） 图10减法器的仿真结果（3） 图11减法器的仿真结果（4） 图12减法器的仿真结果

7、（5） 图13减法器的仿真结果（6） 图14减法器的仿真结果（7）4串行序列检测电路设计4.1.串行序列检测电路设计电路的理论分析4.1.1原始状态图的建立：序列检测器是时序数字电路中非常常见的设计之一。它的主要功能是：将一个指定的序列从数字码流中识别出来。 1/0 0/0 1/01/0 0/0 0/0 1/0 1/1 1/0 0/0 1/01/0 0/0 0/0 1/0 1/1 图15原始状态卡诺图 4.1.2卡诺图 Q1nQ0n 00 01 11 1000 0 0 0 0 1 1 图16输出状态的卡诺图 Q1nQ0n 00 01 11 100010001100010101 图17的卡诺图

8、Q1nQ0n 00 01 11 1001 0 1 0 0 0 0 图18的卡诺图 Q1nQ0n 00 01 11 1000 0 1 0 1 1 1 图19的卡诺图4.1.3时钟方程、输出方程和状态方程：本序列发生电路的设计选择三个JK触发器，采用同步时钟触发的发生方式，即：CP0= CP1= CP2= CP (CP 是整个设计的时序电路的同步输入时钟脉冲)。输出方程：Y=X 状态方程： 驱动方程：, ,4.2.串行序列检测设计电路 图20串行序列检测设计电路4.3串行序列检测器的仿真结果 图21串行序列检测器的仿真结果（1） 图22串行序列检测器的仿真结果（2） 图23串行序列检测器的仿真结果

9、（3） 图24串行序列检测器的仿真结果（4）5.用数据选择器实现函数F=AB+BC+CA5.1用数据选择器实现函数F=AB+BC+CA的电路设计5.1.1选择数据译码器 函数变量个数为3，根据n=k-1=3-1=2,确定选用4选1数据选择器74LS153。5.1.2写标准与非与非表达式安排好函数变量排列顺序，写出函数F的标准与或表达式 4选1数据选择器输出信号的标准与或表达式为 5.1.3确定数据选择器输入变量的表达式比较两个表达式，寻找它们相等的条件，确定比较器各个输入变量的表达式。函数变量按A B C顺序排列，保持A B在表达式中的形式，变换F 选择输出信号的表达式 比较F和Y的表达式，显

10、然两者相等的条件是 5.2用数据选择器实现函数F=AB+BC+CA的设计电路根据 画出的连线图 图25用数据选择器实现函数F=AB+BC+CA的设计电路5.3实验结论 实验说明了用数据选择器实现组合逻辑函数时不需要附加与非门，是其突出优点，但若要构成具有多个输出信号的组合电路，那就不如用译码器了。6.设计总结和体会在这次课程设计中，我查阅了资料，询问过老师，找出了自己在理论知识及实践能力方面的欠缺和知识盲点。这样既锻炼了我的分析问题、解决问题和实践的能力，又加深了我对课上老师所讲理论知识的理解程度，使我的理论知识与实践能力很好的结合起来了，对我是一个很大的提高。另外，在课程设计中遇到了很多困难，多次想过放弃，但我最终还是坚持下来并完成了课程设计，这给了我一个启示，也是一种激励，以后做任何事情都不能轻言放弃，要努力行动起来！7.参考文献1 李良荣主编，罗伟雄副主编 .现代电子设计