大规模集成电路6

1、2021-10-161 第六章第六章 电路参数提取电路参数提取2021-10-162 第一节第一节 信号传输延迟信号传输延迟数字电路的延迟由四部分组成： 门延迟 连线延迟 扇出延迟 大电容延迟一、CMOS门延迟： 门延迟的定义 本征延迟2021-10-163 上升时间tr：输出信号波形从“1”电平的10%上升到90%需要的时间。即：V0：10%90%Vdd。 下降时间tf：输出信号波形从“1”电平的90%下降到10%需要的时间。即：V0：90%10%Vdd。 延迟时间td：输入电压变化到50%Vdd的时刻到输出电压变化到50%Vdd时刻之间的时间差。ViVotdftdr50% Vdd2021-

2、10-164 前级反相器的负载电容约为后级反相器的两个晶体管栅电容之和： Cl=Cgp+Cgn=Cox(WpLp+WnLn)=C (WpLp+WnLn)ViVoVddViVoVddCgpCgnV iVoV d dC l2021-10-1651、下降时间：设：输入波形为理想脉冲Cl上的电压从0.9Vdd下降到Vdd-Vtn过程中，N管工作在饱和区Cl上的电压从Vdd-Vtn下降到0.1Vdd过程中，N管工作在线性区根据放电电流的瞬态方程：ViVddVoCldtdVCIl002021-10-166（1）当VoVdd-Vtn时：令：Vo从0.9Vdd下降到Vdd-Vtn时间为tf1（2）当Vo Vd

3、d-Vtn时：令：Vo从Vdd-Vtn下降到0.1Vdd时间为tf220)(2tnddnlVVdtdVC29 .001)()1 .0(2)(2tnddnddtnlVVVtnddnlfVVVVCdVVVCtddtndd2)(2000VVVVdtdVCtnddnl)2019ln()(22)(21 . 020002ddtnddtnddnlVVVtnddnlfVVVVVCVVVVdVCttndddd2021-10-167CMOS反相器下降时间为：设：Vtn=0.2Vdd Vdd=5v2、上升时间：由充电电流的瞬态方程：)2019ln(211 .0)(221ddtnddtnddddtntnddnlfff

4、VVVVVVVVVCtttddnlfVCt4ViVddVoClISddSdtdVCIl002021-10-168（1）当Vo|Vtp|时：令：Vo从|Vtp|上升至0.9Vdd的时间为tr220|)|(2tpddnlVVdtdVC2|1 .0021|)|()1 .0(|2|)|(2tpddnddtplVVtpddnlrVVVVCdVVVCttpdd2|)|(2000VVVVdtdVCtpddnl)|2019ln(|)|(22|)|(9 . 0|0002ddtpddtpddplVVtpddnlrVVVVVCVVVVdVCtddtp2021-10-169CMOS反相器的上升时间为：设：|Vtp|=

5、0.2Vdd如果两管尺寸相同： 时，有：)|2019ln(21| 1 . 01 . 0|)|(221ddtpddtpddddtptpddnlrrrVVVVVVVVVCtttddplrVCt4ppnnLWLWppnnffpnrttt5.22021-10-1610两管尺寸相同时，上升延迟时间比下降延迟时间长，这是因为电子迁移率大于孔穴迁移率的原因。 若要求tr=tf，则要求n=p 即：nnppLWLW5.22021-10-16113、延迟时间： 根据延迟时间的定义：td为输入信号变化到50%Vdd时刻的时刻到输出电压变化到50%Vdd时刻之间的时间差。但这样的延迟 比较难以计算。ViVotdftd

6、r50%Vdd2021-10-1612 通常假设输入信号为理想的阶跃信号的情况下，计算门的平均延迟时间： 42222frttdfdravtttttfrtf/2tr/2ViVo50%2021-10-1613二、连线延迟 在计算连线延迟时，我们用最简单的RC网络模型。考察节点Vi的时间响应： RVVRVVIIdtdVCiiiiiii111CRVi-1Ii-1ViVi+1Ii2021-10-1614 当网络节点分得很密时，上式可写成微分形式： 式中：r为单位长度电阻，c为单位长度电容。 通常信号在连线上的传播延迟时间可以用下式估算： 其中：l为连线长度，由于 ，l在连线延迟中起主要作用。为了减小延迟

7、时间，可行的策略是在连线中加若干个Buffer。22rcltl2ltl22dxVddtdVrc2021-10-1615三、电路扇出延迟 逻辑门的输出端所接的输入门的个数称为电路的扇出：Fout 对于电路扇出参数的主要限制是：inoutIIViIoutVoIinIinIin2021-10-1616 扇出端的负载等于每个输入端的栅电容之和： 在电路设计中， 如果一个反相器的扇出为N，即Fout=N。其驱动能力应提高N倍，才能获得与其驱动一级门相同的延迟时间。否则它的上升及下降时间都会下降N倍。FoutigliCC1)(2021-10-1617四、大电容负载驱动电路 问题：一个门驱动非常大的负载时，

8、会引起延迟的增大。由于外部电容比芯片内部标准门栅电容可能要大几个数量级。要想在允许的门延迟时间内驱动大电容负载，只有提高 ，即增大W，将使栅面积LW增大，管子的输入电容（即栅电容）Cg也随之增大，它相对于前一级又是一个大电容负载。如何解决这一问题呢？ Mead和Conway论证了用逐级放大反相器构成的驱动电路可有效地解决驱动大电容负载问题。)(LWK2021-10-1618例如：设一个标准反相器： 如果不增加反相器的驱动能力，其延迟时间将增大27倍。81lC3113iVddV负驱R9R（倍）27381381glglCCWLCC2021-10-1619 逐级放大方法：为了保证输出低电平Vol不变

9、，而维持标准反相器的 不变的条件下，逐级放大驱动管和负载管的宽长比，使每级放大的比例因子f相等。RiVgC311333193912781lC1lC2lC2021-10-1620 pdtfpdtf31glCCf312llCCf32lLCCf93 / 11 / 3R93 / 31 / 9R93 / 91 /27RpdtfiVgC311333193912781lC1lC2lC2021-10-1621 经过N级放大后，则总延迟时间为：T=N ，f称为几何放大因子。 在实际的电路设计中，如何确定放大器的级数？可以分两步进行： （1）根据设计要求：tr、tf及 ，计算末级MOS管的尺寸。 （2）按照设计的

10、优化准则：速度、功耗、面积等，计算出所需级数及每级MOS管的尺寸。 Cg为标准反相器的栅电容pdtf LCfCCNCfCgLgNLln)ln(2021-10-1622 从上式看，f增大使级数N减小，使总延迟时间及每一级的延迟时间也相应增大，可以证明当f=e2.7时，速度最快，反相器链的总延迟时间最小。证明：由T=N ，得 则：与上式比较得 实际当中， 一般取f为210之间。pdtf pdtfTN，极小值，有：令：effTffCCtTffCCtTfCCtfTgLpdgLpdgLpd1ln0)(ln1ln)/ln(ln)/ln(ln)/ln(22021-10-1623 一般长连线、压焊块及芯片外负

11、载电容值远远大于标准反相器的栅电容值。因此，当驱动这些大电容时，需要设计专门的驱动电路。2021-10-1624 第二节第二节 功功 耗耗CMOS电路的功耗主要由两部分组成：1、静态功耗：由反向漏电流造成的功耗。2、动态功耗：由CMOS开关的瞬态电流和负载电容的充放电造成的功耗。 在功耗设计中主要考虑三个因素：一是线宽过细引起的导体的电迁移现象；二是散热问题；三是供电问题。2021-10-1625一、金属线宽的限制 为了减小寄生电容，要求线宽越细越好。但是，金属在传递电流时，电流密度有一定的限制。如果电流过大，而超过导体的域值Jth，会使导体内产生电迁移现象，导致电路失效。 Al的Jth一般为

12、0.8-1.0 mA/m 2021-10-1626 例如例如：Al的最小线宽为3，=2.5m，Al的厚度约为1m，Al的横截面积为7.5m。 取：Jth=1mA/m，则：导线可流过7.5mA的电流。如果电路实际工作电流大于此电流值，就需要增加金属线宽，以防止电迁移现象出现。2021-10-1627 关于散热问题：（1）减小各级门的功耗是集成电路设计目标之一。（2）降低功耗会使门的延迟时间增大。（3）目前，采用使散热均匀分布的方法来解决由于局部功耗过大，而造成的局部过热。2021-10-1628 关于供电问题：功耗与Vdd的平方成正比。在进行P/G布线时，主要考虑的约束条件是：（1）满足节点最大

13、电压降的要求；（2）满足电迁移的要求；（3）满足供电均匀的要求。 近两年来，人们正在研究采用Cu来代替Al做连线。铝的电阻率在3.1-cm，而铜的电阻率在1.7-cm。因此，铜代替铝可使连线设计得更细，而不会产生过大的寄生电阻、电容。第二，还可以改善电迁移。第三，减少电压下降。2021-10-1629二、CMOS功耗1、静态功耗 CMOS在静态时，P、N管只有一个导通。由于没有Vdd到GND的直流通路，所以CMOS静态功耗应当等于零。但在实际当中，由于扩散区和衬底形成的PN结上存在反向漏电流：其中 A：PN结面积， Dn：电子扩散系数 Ln：电子扩散浓度， ：本征载流子浓度静态功耗：其中：n为

14、器件个数。AninNLnAqDI2结PNADNN innddisVIP）（电流电压）反向电流(2021-10-16302、动态功耗（1）假设输入波形为理想的阶跃波形 CMOS电路在“0”和“1”的转换过程中，P、N管会同时导通，产生一个窄脉冲电流，由Vdd到GND。同时，对负载电容充电也需要电流。 平均功耗为：2021-10-1631 由此可见，动态功耗与输入信号频率成正比，而与器件参数无关。输入信号的频率ppddpLVVddddpdLdLttddptnpdtfVfCdVVVVdVVtCPdtdVCtidtVVtidtVtitPddddddd1)()()()()(120000000200202

15、021-10-1632（2）输入为非理想的波形 另一种动态功耗称为交变功耗 ，它是在输入波形为非理想波形时，反相器处于输入波形上升沿和下降沿的瞬间，负载管和驱动管会同时导通而引起的功耗。 交变电流 的峰值，tr，tf为输入信号的上升及下降延迟时间。总功耗： P=Ps+Pd+PA)(21maxfrddpAttIVfPmaxII2021-10-1633 第三节第三节 MOSMOS管的参数管的参数一、域值电压一、域值电压VtVt Vt是晶体管的一个重要参数。计算表明，Vt的公式为：其中： ：费米能级 q：电子电量 ：平带电压 ：衬底掺杂浓度 ：Si的介电常数 ：栅氧化层厚度 ：衬底与源极间所加的偏置

16、电压SBFBsiOXOXFBFTVqNTVV222FFBVBNsiSBVOXT2021-10-1634 一般通过调整 、 及 来调节Vt。二、漏源截止电流二、漏源截止电流 对于增强型的MOS管，VgVt时，由于PN结反向漏电流等原因造成的电流称为截止电流，以Ioff表示。 引起漏电的原因很多，下面仅介绍形成截止电流的几个组成部分，以N管为例：OXTBNSBV2021-10-16351、PNPN结反向饱和电流结反向饱和电流IoIo 结， 其中：A为PN结面积， D电子扩散系数， Ln电子扩散长度， 本征载流子浓度2 2、耗尽层产生电流耗尽层产生电流IgIg 其中：Xd为耗尽层宽度， 为少数载流子

17、寿命。AninNLnAqDI20PNADNN inndigXAqnI2n2021-10-1636尤其要注意，由于 与温度有指数关系：无论Io还是Ig都随温度上升迅速增加。ktEigeTn22318109.3in N+ N+_+E，Ig2021-10-16373、场开启漏电流场开启漏电流 MOS管的结构是金属氧化物半导体，在有源区我们利用此结构来做MOS管。在场区，同样也有可能存在这种结构，从而形成寄生的晶体管。 例如：一条Al引线如果跨越了两个相邻的扩散区，那麽就会形成场开启现象，产生场开启电流。N+N+Al 寄生沟道 P-Si N+ N+SiO2Al2021-10-1638三、栅源直流输入电

18、阻三、栅源直流输入电阻 对于结构完整的热生长SiO2，厚度在1500 左右时，电阻可达 以上。这样高的输入阻抗，使MOS电路具有很可贵的特性： （1）当一个MOS管驱动后面的MOS电路时，由于后面不取电流，所以静态负载能力很强。 （2）由于输入阻抗很高，使栅极漏电流很小。在室温下，Vds为零时，栅极漏电流一般只有 左右。这样可以将信息在输入端的栅电容上暂存一定时间，这就为MOS动态电路创造了条件。1210oAA14102021-10-1639四、直流导通电阻四、直流导通电阻 漏源电压Vds与漏源电流Ids的比值称为直流导通电阻Ron，即： 1 1、非饱和区的直流导通电阻非饱和区的直流导通电阻当

19、Vds趋于零时，dsdsonIVR2122dstgsdsdstgsdsonVVVVVVVVR线tgsVonVVRds1|0线2021-10-16402、饱和区的直流导通电阻饱和区的直流导通电阻临界饱和点：Vds=Vgs-Vt， 即在临界饱和点的直流导通电阻为线性区Vds=0时的直流导通电阻的两倍：22tgsdsonVVVR饱21|tgsVVVonVVRtgsds饱0|2|dstgsdsVonVVVonRR线饱2021-10-1641五、栅源击穿电压五、栅源击穿电压BVgsBVgs 对于热生长的SiO2的临界击穿电场强度为 ，对于栅氧化层厚度 ，理论上允许的最大电压为：例如：器件的W/L=4/1

20、，L=1m， 单位栅电容 则只需0.1A的电流充电1ms的电量就足以使栅氧化层击穿，使电路失效。cmV61085Atox1500VtEVox12075Atox15002/2 . 0mPFCox )(125102 .014101101 .01236VCtIVg2021-10-1642 在芯片设计时，输入PAD端都要首先连接一个输入保持电路。 如图所示即为一个简单的输入保护电路，当Vgs不大时，二极管不起作用。当Vgs较大时，二极管PN结发生雪崩击穿，形成低阻通路，使Vgs下降，这种击穿是可逆的。DSG2021-10-1643六、漏源击穿电压六、漏源击穿电压BVBVdsds 晶体管出现沟道夹断后，

21、工作在饱和区，其电流Ids不随Vds发生变化，出现恒流现象，但此时Vds不能任意加大，否则会发生漏源击穿现象。2021-10-1644 第四节第四节 CMOSCMOS电路的闸流（电路的闸流（Latch-upLatch-up）效应效应一、闸流效应的起因一、闸流效应的起因 在CMOS芯片结构中， 存在一条由Vdd到Vss 的寄生的P+/N/P/N+ 的电流通路。 这PNPN通路包含了 三个PN结，形成了 交叉耦合的一对PNP和NPN的双极型晶体管。RsRwT2T1VddVss105 .050050700500KK2012021-10-1645P-Well N+ N+ P+ P+n-siVddVss

22、VssViVoVddWRSR2T1T压降压降2021-10-1646 阱内有一个纵向NPN管，阱外有一个横向NPN管，两个晶体管的集电极各自驱动另一个管子的基极，构成正反馈回路。 P阱中纵向NPN管的电流放大倍数约为50-几百，P阱外横向PNP管的大约为0.5-10。PNP管发射极P+与P阱之间的距离越小则值越大。 Rw和Rs为基极寄生电阻，阱电阻Rw的典型值为1K-20K之间，衬底电阻Rs的典型值在500-700。 如果两个晶体管的电流放大倍数和基极寄生电阻Rw、Rs值太大，则很容易在外部噪声的作用下，触发闸流效应。2021-10-1647二、闸流效应的控制二、闸流效应的控制 防止和控制闸流

23、效应需要从生产工艺和版图设计两方面着手。通常所采取的措施，其目标基本都是减小寄生晶体管的电流增益和降低寄生晶体管的基射极分流电阻Rw、Rs。减小减小值值：增加横向PNP管的基极宽度，减小其电流放大倍数pnp。2021-10-1648采用伪收集极采用伪收集极：如图所示，在P-阱和P+之间加一个接地的，由P-和P+组成的区域。它可以收集由横向PNP管发射极注入进来的空穴。这就阻止了纵向NPN管的基极注入，从而有效地减少PNP管的电流放大倍数pnp。P-Well N+ N+ P+n-siVddVssVssViVoVddWRSR2T压降压降 P+1Tp-Vss P+2021-10-1649采用保护环采

24、用保护环保护环可以有效地降低横向电阻和横向电流密度。同时，由于加大了P-N-P管的基区宽度使pnp下降。P-Well N+ N+ P+n-siVddVssVssViVoVddWRSR2T压降压降 P+1TN+P+P+N+2021-10-1650随着亚微米技术的应用，集成度越来越多，对控制闸流效应提出了更高的要求，目前广泛采用的是挖隔离沟的办法解决闸流效应问题。即用氧化绝缘层的壕沟（trench）将阱与衬底隔开。使PNPN通路完全消失，这自然增加了工艺复杂度。2021-10-1651 第五节第五节 电路设计举例电路设计举例饱和E/D反相器设计示例：oVSTD2STD1iVddVssV2021-1

25、0-1652（1）电路参数：用户提供的电路要求电路参数：用户提供的电路要求负载能力： 低电平值：高电平值：噪声容限：上升时间：下降时间：总功耗：芯片面积：PFCL1.0VVOL4.0VVOH5VVVNHNL0.1nstr3nstf1mwP3cmFO/1085.8422000ms2021-10-1653（2）选定参数选定参数 ：根据用户要求及工艺水平：根据用户要求及工艺水平版图特征尺寸： 正管最小沟道长度： D管最小沟道长度： 表面迁移率： 栅氧厚度： 源、漏多晶硅方块电阻： 口源漏区结深： 源漏区横向扩散： 源漏区平均浓度： PN法反向漏电流密度： 电源电压： 衬底偏压： m2mLE42min

26、mLLED65 . 1minminSVcmnDnE/7002ooxAt800/15Rmxj8.0mLD5 . 0)/1(10320cmN2/1 . 0mAJSVVDD5VVBS02021-10-1654（3 3）可控参数：根据用户要求及一般经验初步取可控参数：根据用户要求及一般经验初步取衬底浓度： E管开启电压： D管夹断电压： E管衬底调制系数： D管衬底调机系数： （4 4）单位沟宽允许的最大电流（经验数据）单位沟宽允许的最大电流（经验数据）允许最大直流电流： 允许最大脉冲电流：)/1(105 .1315cmNBVVTEO7.0VVTDO46.0E7 .0DmAI/1565maxmAi/5

27、0200max2021-10-1655（5）尺寸计算）尺寸计算 输出高电平VOH Vi=“0”时，T1截止，VDD通过T2对CL充电。达到稳态时： 输出低电平VOL Vi=“1”时，驱动管T1线性，负载管T2饱和T1：DDOHVVOLOLTiDSVVVVI2/)(1111TiOLVVVOLTiDSVVVI)(1112021-10-1656T2：尺寸初算（ ） 总负载电容 除所要求的CL之外，还应包括驱动管漏结电容，负载管源结电容和其它寄生电容。为使计算结果留有一定速度余量，取 2/2222TDSVI2!OSDSIIVVVVVTiRTOL4 .0)(21225)(2122TiOLTRVVVVLW

28、CPFCCL15. 05 . 12021-10-1657由公式：得：取：代入上式得： (负载管T2) （驱动管T1）)1 . 01 (19 . 0)()(21TDDDTDDDTDOXnDDrVVArthVVVCLWCt)1 . 01 (19 . 0)(21)(TDDDTDDDrTDOXnDDVVArthVVtVCCLW3210DDDTDTDVVV6/12)(DLW6605612)()(RDELWLW2021-10-1658（6）电流计算电流计算 输出低电平时的直流导通电流以可用下式计算： （T2饱和） 输出高电平时直流导通电流为零。 充电脉冲峰值电流也可用上式计算：因为充电时由T2管充电，开始时V0较低时，T2饱和： 放电时脉冲峰值电流可用下式计算：放电时由T1管工作，V0较高时，T1工作在饱和区：AVLWCVITDDOXnDTDON496)()(22)(20202Ai496max充mAVViTEgs56. 22)(2011max放2021-10-1659（7）尺寸实算）尺寸实算 T2负载管：流过它的峰值电流和直流电流相等。由初算尺寸：因此，取 ，可以通过 及 电流。mWD12)(AA4967806512612)(DLWuAION496Ai496max充AA4962400200122021-10-1660 T1驱动管：流过它的直流电流与负载管相同。计算