USB接口内部结构_IC要点

1、USB接口电路1、USB1.1协议对IO 口直流特性的要求:Input Levels:High driven)V|HNote 4, Section 7 1420VHigh Aoaiing)VlHZMote 4, Section 7 142.73.6VLowVilNote 4, Section 7 40 8VDifferential Input SensitivityVdiKD+H*)I；Figure 7-9; Note 402VDinerentiai Common Mode RangeVcmincludes vdi range; Figure 7-9; Note 4O.fl2.5VOutput

2、 Levels:LowVolNote 4 5, Section 7110.00 3VHigh tDriven)VohNote 4, 6, Section 7.1.12.B3.6VOutput Signal CrossoverVoltageVcrsMeasured as in Figure7-6； NOte 10132.0V2、Virtex-5 IO :1) LVTTL直流特性6-41 LVTTL的直流电压指标参数最小值典型值最大值vcco3.03.33.45VrefVTTVIH2.03.45Ml-020.8V0H2.4Vol一04Vh 对应的 Iqh (mA)注2Vol 对应的 k）L（mA）

3、注22) LVCMOSLVDCI 和 LVDCI_DV2 直流特性:6-9: LVCM08、LVDCI和LVDCLDV2在各种参考电压下的直流电压指标标准+&3M+2,5V+L8M+1,5V+1.2V最小 值典型 值最大 值最小 值典型 值最大 值最小 值典型 值最大 值最小 值典型 值最大 值最小 值典型 值最大 值VCCO M3.03.33 452.3252.7L7181.91.41.51.61.1L21.3Uih M2 口一3.4517一vcco +0.31 105Vcco +0.30.91+0,3n 7飞Vcco +0.3V|L V-G.208-Q.30.7-0.3-0.30 560.

4、30.455Voh Ml2.6=二1.9一1.25二1.05二0.825V0LIV一0.4一0,4一一0,45一0,4一0.325wfpA一5一5一士5一一10一1。4、USB1T11 芯片:DC Electrical Characteristics 的|闻灯同Over recommended range of supply vdtage ard cper.atmg frw air temperature (unless otherwise noled K V(；c = 3.0V to 3.6 V台 yEbolParamstBrTaat ConditionsLimitsTamp = -40TC

5、 toUnitMlnTypMamINPUT LEVELS：ViLLOW Lftvel Input MoHngfl0.8VVihTiGH Level Input Vtftage2.CVOUTPUT LEVELS:VqcLOW Level Output VoitsgeIql = 4 mA0.4VIqL 20 llA0 1VOHHIGH Level Output Vi t&M10H . 4 m离24ViOh = 20Yqc -。1通过查找资料在 FPGA中用LVCMOS类型的IO 口进行USB接口电路的代替。二、TSMC IO Library 中 IO 口的分析：TSMC IO库中有许多IO 口类型

6、，选择符合接口电路对IO进行版图提取并分析仿真其性能是否符合要求。主要是分析一下 IO library中的PRB24SDGZ IO 电路，PRB24SDGZ的结构图如下：Tri-State Output Pad with Schmitt Iriggr Input and Limited Slew Rate, High-Vblt IblerantPRB24SDGZ采用schmitt输入和三态输出结构，并且具有耐高压性能。根据其所提供的版图提取出其电路原理图：1输入电路：T期1P Lr i-超酬由上原理图左半部分可知，输入采用施密特输入结构，施密特输入结构可以提高噪声容限，PAD输入经过施密特后接

7、 3个非门结构，该结构的目的主要是讲PAD点的3.3v电平转化成芯片内部白供电电压1.8v,同时也起到提高驱动能力的作用。为了能够耐高压，该 IO口电路采用了一种floating N-well结构:w=26,0ui= 40npmdsJvprncs.也衬啰SIU35 氏 DnrhlpdyPADVD33:nmcaivl=40fjn fifigerail=4 加, Fingers:=4。%fir g e&:3umL=7t7lu sumW=420L0nr “用（1/一.rinqers.lI=400m finger把 1 IeT零上图中下半部分是输出驱动管，上半部分是 Floating N-well结构

8、，其工作原理是：当 PAD点输入电压超过 3.3+Vth时，M191和M192管子会反向导通，而 M193管子截止，此时节点F_Nwell就会跟随PAD点的电压变化，与此同时， M194管子也会导通，是 A节点的电 压与PAD点的一样，保证了输出驱动管子 M188的截止；但 PAD电压小于3.3v, N-well又 偏置在3.3v,所以该结构具有耐高压的作用。2输出电路：由于芯片内部的core voltage是1.8v输出的电平是3.3v,故IO电路采用了一种差动级联逻 辑（DCVSL）设计的结构作为电平转换，其结构如下：pmdsJvpc.hJI prhosv 西同* 一 一rimcsJv1,

9、w= 10u,rnch3rrw=10unriias-3v-+00n尸4叫jnQer5:1 fFnerst 1具体的工作原理是：两个输入为两个相反的输入电平，当IN=1时，OUT_n被拉低，使得输出三态控制:h-1rp-O5J=UBu1-ICah出L II 工lJ3R Hr.rlmoijv J 二1441I.nir*w3v-Iprr3w 1rmosSvI 二例：f ；打 E5 匚*Min4a,iH -51y f El弓riH-B02-333 1M48管子导通，把 Vout拉高，同时，M88和M49两个管子都是截止的，这样两个输入端就 会达到0 V （低电平）和3.3 V （高电平）。输出三态控制

10、 OEN经过一个非门然后分别与 I进行与非和或非，最后驱动输出管子达到三 态输出的功能，原理图的最后一部分是ESD保护，采用反偏的二极管和栅接地的MOS管进彳T ESD保护。上面是对IO电路各个模块的分析，下面给出其功能仿真:上图中的4个波形分别是：I、C、PAD、OEN。由图中可以看出当 OEN有效时（OEN=0） , PAD点的波形随I的变化而变化，此时 C的信 号也与PAD 一样；而当 OEN无效时（OEN=1 ） , PAD点得波形不再随I的变化而变化， 表现出高阻的状态。Truth Table1NPU1PAD C001 1，0- 1OENIPAD00-01-10/1010/1110/

11、1z从仿真结果与PRB24SDGZ datasheet的真值表对比可知所提取的原理图的功能是正确的。3 POC电路：POC是用来防止IO输出不定态（当VD33上电而VDD还未上电时，IO可能输出不定态, 这时POC为高电平，则可以使 IO输出高阻）。POC的工作原理是：当 VDD未上电时，POC输出高电平信号，控制IO 口电路，使其输出 保持高阻状态避免不定态的出现。其仿真结果如下：红色-3.3 V 绿色-POC橘红-1.8 V由仿真图可以看出在 1.8 V电压未供电时POC输出是高电平，当1.8 V供电时，POC输出是 低电平。PRB24SDGZ IO电路后仿结果：（图中曲线分别为 Voen

12、 Vi Vpad Vc ）OEN低电平有效时：TT工艺角：0 6QrdpHiMioen芯片核心输入 I 至U PAD 的延时为 Tdelay_max = 7.3436ns ; Tdelay_min=7.2034ns。PAD 的上升时间：T_rise_min=4.615ns T_rise_max=4.8167ns下降时间：T_fall_min=4.523ns T_fall_max=4.5845nsSS工艺角：50时3芯片核心输入 I 到 PAD 的延时为 Tdelay_max = 8.2737ns; Tdelay_min=8.091ns。PAD 的上升时间：T_rise_min=5.1581ns

13、 T_rise_max=5.4275ns下降时间：T_fall_min=4.5317ns T_fall_max=4.5603nsFF工艺角：0 6口的加mMioen芯片核心输入 I 到 PAD 的延时为 Tdelay_max = 6.4762ns； Tdelay_min=6.4488ns。PAD 的上升时间：T_rise_min=4.2995ns T_rise_max=4.3308ns下降时间：T_fall_min=4.5816ns T_fall_max=4.6021nsSF工艺角：芯片核心输入 I 到 PAD 的延时为 Tdelay_max = 7.1599ns； Tdelay_min=7.

14、0748ns。PAD 的上升时间：T_rise_min=4.4384ns T_rise_max=4.7419ns下降时间：T_fall_min=4.8384ns T_fall_max=4.8806nsFS工艺角：0 6GrdpilfiMioen芯片核心输入 I 至U PAD 的延时为 Tdelay_max = 7.5038ns ; Tdelay_min=7.3721ns。PAD 的上升时间：T_rise_min=4.8061ns T_rise_max=5.0495ns下降时间：Tfallmin=4.2686ns Tfallmax=4.2886ns三态输出（OEN为高电平）由上图可以看出输出 P

15、AD不随车入I变化，表现为三态。输入状态:正常3.3v输入:Vpad Vc Voen Vi输入 PAD 到输出 C 的延时:Tdelay_max = 1.6142ns; Tdelay_min=1.4832ns。5v输入:由上图中Vpad Vc曲线可以看出在输入达到5v时IO电路还是可以工作的。不同负载下输出延时情况：（TT工艺角下）扫描电容值从 50pF到150pF延时在7.20349.608ns。三、对模拟乘法器进行分析：CMOS模拟乘法器的工作原理有三种：（1）基于MOS管在饱和区工作时的平方法则；（2）基于三极管在线性区工作时的电流电压法则；（3）采用Gillbert单元实现的模拟乘法器

16、。主要对师兄论文中得基于MOS管在饱和区工作时的平方法则进行仿真分析：电流模式的乘法/除法器原理框图:平方根电路Iy平方/除法电路. loutIout 冲I z由式错误！未找到引用源。 可以看出，Ix、Iy为电路的输入电流，Iz保持为常数时，电路可 以实现一个电流模式乘法器，当 Iz为输入电流，Ix、Iy任意一个为输入电流，而另外一个 保持为常数时，可以得到一个电流模式除法器。因此，该电路在拓扑结构和元件参数保持不变的情况下，通过对输入、输出信号的选择，可以实现模拟乘法器和除法器。图1跨导线性环电路根据上述分析，要实现一个电流模式的乘法/除法器，必须设计一个电流模式的平方根电路和平方/除法电路

17、。根据图 4.10所示的跨导线性环电路，可以得到：二 VGS =、 VGS cwccw当场效应管工作在饱和区，且忽略所有的2阶效应时，场效应管的漏极电流可以表示为：-2Id =-(Vgs -VTh )则将错误！未找到引用源。代入错误！未找到引用源。，即：.”*H设场效应管 Ma、Mb、Mc、Md参数完全匹配并且忽略所有的2阶效应，由错误！未找到引用源。式，可以得到图 4.10中MOS的漏极电流关系：如果加入到线性环的电流 Iw为:_1Iw -2Ic (Ia Ib) 2则：即实现了一个电流模式的平方根电路。为了使Ic=Id及错误！未找到引用源。式成立，给跨导线性环中的MOS管加入直流偏置，整体的

18、平方根实现电路如下图所示：腐M2M7M8MilM13Al210.5:1M5Hhr MIw呜卜M14日卜M15 ：K1:0.5M3M18.MIb11M9 桃*IdIbM1911cla + I b2Ml6即贮HF*M20M12B图2电流模式平方根电路上图中，M4、M5的沟道宽度为其它 MOS管的一半，则Iw=0.5Ib , Id=0.5Ia。对图中的节 点A列基尔霍夫电流方程，可以求出Ic=Id ;同样对电路中节点 B列基尔霍夫电流方程，可知错误！未找到引用源。式成立。由此可知上图的电路可以实现一个电流模式平方根运算电 路。从错误！未找到引用源。 式可知，如果Iw为输入电流，Ia、Ib中任意一个为输入电流，另 一个为输出电流，则 错误！未找到引用源。也可以实现一个电流模式的平方/除法电路。只需要将图2的电路稍加变动，就可以得到电流模式平方/除法电路。如图 3所示，Iw、Ib为输入信号，Ia为输出信号。其输出电流的表达式为：IbQiM1 .M4MM15M 17Tj5mE*M6MM8；I a