EDA课程设计数字钟

1、 eda 期期 末末 设设 计计设计名称设计名称： 数 字 钟 学学 院院：物理与电子工程学院 年年 级级：2008 级 7 班 姓姓 名：名：* 学学 号：号：2008070709 2010 年 5 月 25 日一一 实验目的实验目的练习综合设计能力，设计一个含有时、分、秒的时钟，并练习综合设计能力，设计一个含有时、分、秒的时钟，并且可以设置、清除、且可以设置、清除、12/24 小时工作模式的切换、仿电台小时工作模式的切换、仿电台整点报时。整点报时。二二 实验内容实验内容基本要求基本要求（1）具有具有“秒秒” 、 “分分” 、 “时时”计时功能计时功能（2）能进行能进行 24/12 小时制计

2、时模式切换小时制计时模式切换拓展要求拓展要求（1）具有校时设置和清除功能，能够对具有校时设置和清除功能，能够对“分分”和和“时时”进行调进行调整整（2）具有整点报时功能具有整点报时功能三三 实验原理实验原理第一个模块为计时、校时、响铃模块，第二个为第一个模块为计时、校时、响铃模块，第二个为 12 与与 24 进制进制相互转换。相互转换。四四 本实验介绍（本实验介绍（各按钮所对应实验箱按钮键引脚图各按钮所对应实验箱按钮键引脚图）（1）功能：功能：a 具有具有“秒秒” 、 “分分” 、 “时时”计时功能计时功能b 能进行能进行 24/12 小时制计时模式切换小时制计时模式切换, 具有校时设置和清具

3、有校时设置和清除功能，能够对除功能，能够对“分分”和和“时时”进行调整进行调整c.在在 59 分分 56 秒、秒、57 秒、秒、58 秒、秒、59 秒报时秒报时（2）按钮功能：）按钮功能：clk:计数计数 1hz 脉冲，脉冲，clk1024 和和 clk512 报报时脉冲；时脉冲； en=0 为校时模式，为校时模式，en=1 为计数模式；为计数模式； swich=1 则则 12进制到进制到 24 进制进制,swich=0 则则 24 到到 12 进制；进制； 第三和第八数码管为标志第三和第八数码管为标志：a:上午标志上午标志d:下午标志下午标志 ， e：24 进制计数模式标志进制计数模式标志s

4、hi,fen:对时、分的校正对时、分的校正；都按都按 fen 下时，对分低位校正，按下下时，对分低位校正，按下 shi对时校正，按对时校正，按 shi 和和 fen 下分，对高位分校正（均自动校正）下分，对高位分校正（均自动校正） 。（2）系统对应按钮系统对应按钮：键：键 1：计数：计数/校时模式控制；键校时模式控制；键 2：分低位校时；：分低位校时；键键 3：复位：复位； 键键 4：时位校时；键：时位校时；键 5：进制转换：进制转换五五 实验结果实验结果视屏：视屏：学习实验视频学习实验视频 - 专辑专辑 - 优酷视频优酷视频六六 设计程序：设计程序：(1)-*计数计数/校时校时/响铃响铃*l

5、ibrary ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity shifenmiao isport(clk,rst, clk0,clk1,en,shi1,fen1 : in std_logic;cq : out std_logic_vector(31 downto 0);- 计数输出sign:out std_logic;dxwsign:out std_logic );end entity shifenmiao;architecture bhave1 of shifenmiao issignal x :

6、 std_logic; signal ab : std_logic_vector(1 downto 0);signal cqi : std_logic_vector(31 downto 0);beginab=shi1&fen1;q1:process (clk,rst, en)variable sxsign:std_logic;beginif rst = 1 thencqi 0);sxsign:=0;- 计数器清零复位elseif clkevent and clk = 1 then- 上升沿判断if en = 1 thenif cqi(3 downto 0) 1001 then- 比较低

7、 4 位cqi = cqi + 16#1#;- 计数加 1elsif cqi(7 downto 4) 0101 then- 比较高 4 位cqi = cqi + 16#10#;cqi(3 downto 0) =0000; - 低 4 位清零-miao 计时elsif cqi(15 downto 12) 1001 thencqi = cqi + 16#1000#;cqi(7 downto 4) = 0000;cqi(3 downto 0) =0000;elsif cqi(19 downto 16) 0101 thencqi = cqi + 16#10000#;cqi(15 downto 12)

8、= 0000;cqi(7 downto 4) = 0000;cqi(3 downto 0) =0000;-fen 计时elsif cqi(27 downto 24) 9 thencqi = cqi + 16#1000000#;cqi(19 downto 16) = 0000;cqi(15 downto 12) = 0000;cqi(7 downto 4) = 0000;cqi(3 downto 0) =0000;elsif cqi(31 downto 28)1 thencqi = cqi+16#10000000#;cqi(27 downto 24)=0000;cqi(19 downto 16)

9、 = 0000;cqi(15 downto 12) = 0000;cqi(7 downto 4) = 0000;cqi(3 downto 0) if cqi(15 downto 12) 1001 then cqi(15 downto 12) = cqi(15 downto 12)+1;else cqi(15 downto 12) if cqi(27 downto 24) 1001 then cqi(27 downto 24) = cqi(27 downto 24)+1;else cqi(31 downto 28) =0001;cqi(27 downto 24) if cqi(19 downto

10、 16)0101 then cqi(19 downto 16)=cqi(19 downto 16)+0001;else cqi(19 downto 16)null;end case;end if;end if;end if;if cqi(31 downto 28)=0001and cqi(27 downto 24)=0010 then-清零cqi(19 downto 16) = 0000;cqi(31 downto 24)=00000000;cqi(15 downto 12) = 0000;sxsign:= not sxsign; -上下午标志cqi(7 downto 4) = 0000;cq

11、i(3 downto 0) =0000;end if;if sxsign=0 then cqi(11 downto 8)=1010; cqi(23 downto 20)=1010;else cqi(11 downto 8)=1101; cqi(23 downto 20)=1101;end if;cq=cqi;dxwsign=sxsign;end process q1; -*响铃响铃*q2:process(cqi)beginif cqi(19 downto 16) = 0101and cqi(15 downto 12) = 1001and cqi(7 downto 4) =0101 thenif

12、 cqi(3 downto 0) = 0110 thenx=clk0;elsif cqi(3 downto 0) = 0111 thenx=clk0;elsif cqi(3 downto 0) = 1000 thenx=clk0;elsif cqi(3 downto 0) = 1001 thenx=clk1;end if;end if;end process q2; sign=x; end architecture bhave1;(2)-*12 进制与进制与 24 进制的相互转换进制的相互转换*library ieee;use ieee.std_logic_1164.all;use ieee.

13、std_logic_unsigned.all;entity eh12swich24 isport(cqi24:out std_logic_vector(31 downto 0);sign12:in std_logic; swsign12:in std_logic; cqi12:in std_logic_vector(31 downto 0);end entity;architecture bhave10 of eh12swich24 is signal cqi12to24: std_logic_vector(31 downto 0);beginsw1:process(sign12,swsign

14、12)beginif swsign12=1 thenif sign12=0 then -上午不变cqi12to24=cqi12; -12 到 24 进制else cqi12to24(31 downto 24)=cqi12(31 downto 24)+00010010;-下午加 12cqi12to24(11 downto 8 )=1110;cqi12to24(23 downto 20 )=1110; -24 进制标志cqi12to24(19 downto 12)=cqi12(19 downto 12);cqi12to24(7 downto 0)=cqi12(7 downto 0);end if;else-*24 到 12 进制cqi12to24=cqi12;end if;cqi24clk,en=en,rst=rst,sign=sign,clk0=clk512,clk1=clk1048, cq=d2,dxwsign=d1,shi1=shi,fen1=fen);u2: eh12swich24 port map(cqi24=cout,cqi12=d2,sign12=d1,swsign12=swich);end struc;七七 程序编译、仿真程序编译、仿真（1） 编译结果编译结果（2）仿真波形）仿真波形八八 引脚