毕业设计论文数字电路式四路抢答器的设计

1、设计（论文）题目 数字电路式四路抢答器的设计与制作 学 院： 电子与信息工程学院 学生姓名： xxx 专业班级： xxxxxxx 学 号： xxxxxxxxx 指导教师： xxx xxxx 年xx月xx日目录第一章 引言1第二章 总体设计思路22.1 设计思路与步骤22.2 设计原理与参考电路框图32.2.1 总体框图32.2.2 工作原理3第三章 硬件电路具体设计43.1 抢答电路43.1.1 抢答部分电路43.2 倒计时电路53.2.1计数器 74ls19253.2.2倒计时电路63.3 报警电路63.3.1 ne55563.3.2 报警电路73.4 脉冲信号8第四章 完整的电路9第五章

2、作品的protues 仿真分析与制作105.1 protues 仿真分析105.2 制作过程11结论12致 谢13参考文献14附录1 元器件清单15第一章 引言 抢答器是一种电子产品，早已广泛应用于智力和知识竞赛等各种场合中。但目前使用的抢答器存在分立元件较多，造成每路的成本较高，而现代电子技术的发展要求电子电路朝数字化、集成化方向发展，因此设计出数字化集成化全集成电路的多路抢答器是现代电子技术发展的要求。本设计按照这一要求，并根据74ls1148四路锁存器的功能特点，用74ls148和其他几块常用的74ls系列数字集成电路设计出了四路抢答器电器。 本文介绍的四路抢答器与普通的抢答器相比，具有

3、以下几方面优势：（1）具有清零装置和抢答控制，可避免有参赛者在比赛正式开始前抢答违反规则。（2）具有定时功能，在规定的时间内无人抢答表示所有参赛选手或参赛队对本体弃权。（3）到了规定的时间时仍无人抢答其报警电路工作，表示时间耗尽并禁止抢答。第二章 总体设计思路2.1 设计思路与步骤本抢答器的设计步骤如下： （1）抢答器同时可供4名选手参赛，编号为14号，各队分别用一个按钮（分别为s0s3）控制，并设置一个系统清零和抢答控制开关s，该开关由主持人控制。 （2）抢答器具有数据锁存功能。即选手按动按钮，锁存相应的编号，并将锁存数据用led数码管显示出来，同时扬声器发出报警声响提示。选手抢答实行优先锁

4、存，优先抢答选手的编号一直保持到主持人将系统清零为此。 （3）抢答器具有定时抢答功能，且一次抢答的时间由主持人设定。当主持人启动“开始”键后，定时器进行减计时，同时扬声器发出短暂的声响，声响持续时间为0.5秒左右。 （4）参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号，并保持到主持人奖系统清零为止。 （5）如果定时时间已到，无人抢答，本次抢答无效，系统报警并禁止抢答，定时显示上显示ff。2.2 设计原理与参考电路框图2.2.1 总体框图 优先编码器锁 存 器译码器 主持人 控制开关控制电路倒计时电路报警电路数码显示1号抢答2号抢答3号抢答4号抢答 图2-1总体

5、原理框图2.2.2 工作原理 分析电路工作原理为：接通电源后，主持人将开关拨到“清除”状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置“开始”状态，宣布“开始”抢答工作。定时器倒计时，扬声器给出声响提示。选手在定时时间内抢答时，抢答器完成：优先判断、编码锁存、编码显示、扬声器提示。第一轮抢答之后，定时器停止、禁止二次抢答、显示器上显示选手的编号。如果再次抢答必须由主持人再次操作“清除”和“开始”状态开关。第三章 硬件电路具体设计3.1 抢答电路抢答部分主要是由七段共阴 led、74ls48、74ls273、74ls148、74ls74 和74ls11芯片组成。其中：

6、（1）74ls48是输出高电平有效的译码器, 它除了有实现7段显示译码器基本功能的输入（dcba）和输出（yayg）端外，还能引入了灯测试输入端（lt）和动态灭零输入端（rbi），以及既有输入功能又有输出功能的消隐输入/动态灭零输出（bi/rbo）端。（2）七段共阴led数码管的笔划由七个发光二极管组成8字形构成的，加上小数点就是八个，故其特性与发光二极管相同，它适用于各种电子装置作数字显示。（3）74ls273是8位数据/地址锁存器，是一种带清除功能的8d触发器， 1d8d为数据输入端，1q8q为数据输出端，正脉冲触发，低电平清除，常用作数据锁存器,地址锁存器。（4）74ls148优先编码器

7、为16脚的集成芯片。在优先编码器电路中，允许同时输入两个以上编码信号。不过在设计优先编码器时，已经将所有的输入信号按优先顺序排了队。在同时存在两个或两个以上输入信号时，优先编码器只按优先级高的输入信号编码，优先级低的信号则不起作用。74ls148是一个八线-三线优先级编码器。 ( 5) 74ls74内含两个独立的d上升沿双d触发器，每个触发器有数据输入（d）、置位输入（）复位输入（）、时钟输入（cp）和数据输出（q、）。、的低电平使输出预置或清除，而与其它输入端的电平无关。当、均无效（高电平式）时，符合建立时间要求的d数据在cp上升沿作用下传送到输出端。3.1.1 抢答部分电路 抢答部分电路完

8、成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编码；二是禁止其他选手按键操作无效。工作过程：开关s置于低电平，锁码器74ls273的mr=0，处于非工作状态，输入端d0-d7输入无效。输出端q1-q7皆输出为0，同时触发器r=0，处于非工作状态，停止工作；当开关s至于高电平时，锁码器74ls273的mr=1处于工作状态，触发器r=1，处于工作状态。输入端clk=1。则q=1,74ls47的clk=1，则锁死电路。电路图如下：图3-1 抢答电路 3.2 倒计时电路倒计时电路，是当开关sw接低电平的时候置数，接高电平的时候开始倒计时，主要是用于限定抢答时间，在设

9、定的时间内若无人抢答，则给一个电平给抢答部分电路的锁码器74ls73进行锁码，以禁止继续抢答。3.2.1计数器 74ls192计数器选用中规模集成电路74ls192进行设计，74ls192是十进制可编程同步加/减计数器，它采用8421码二一进制编码，具有双时钟输入，并具有直接清零、置数、加/减计数等功能。uzu838电子-技术资料-电子元件-电路图-技术应用网站-基本知识-原理-维修-作用-参数-电子元器件符号3.2.2倒计时电路3-2倒计时电路 该电路完成以下功能：通过74ls192十进制加/减法器，由dn端输入脉冲，达到递减功能，由d3-d1达到8424码设置时间功能。当pn=1，74ls

10、192开始倒计时，由pn端输入一个脉冲，则递减1次。同时由tcd端输出一个信号给予锁码器和报警电路。3.3 报警电路 3.3.1 ne555ne555是属于555系列的计时ic的其中的一种型号，555系列ic的接脚功能及运用都是相容的，只是型号不同其稳定度、省电、可产生的振荡频率也不大相同；而555是一个用途很广且相当普遍的计时ic，只需少数的电阻和电容，便可产生数位电路所需的各种不同频率之脉波讯号。3.3.2 报警电路 图3-3报警电路 此部分是由555定时器组成的多谐振荡器，其工作原理：接通电源vcc后，vcc经过电阻r1和r2对电容c1充电，起超电压uc由0指数上升。当uc=2/3vcc

11、时，电压输出c1和c2的输出分别为uc1=0、uc2=1，基本rs触发器被置0，q=0，q=1，输出u0跃到低电平u01与此同时，放电管v倒通，电容c经电阻r2和放电管v放电，电路进入暂稳态。随着电容c的放电，uc随之下降。当uc下降到uc11/3vcc时，基本rs触发器被置1，q=1、q=0，输出u0由低电平u 01跃到高电平u0h。同时，因q=0，放电管v截止，电源vcc又经过电阻r1和r2对电容充电。电路又返回前一个暂稳态。因此，电容c的电压uc将在2/3vcc和1/3vcc之间来回充电和放电，从而产生震荡，输出矩形脉冲。 3.4 脉冲信号 图3-4脉冲信号脉冲信号是由555定时器组成的

12、多谐振荡器，将放电管v的集电极经r1接到vcc上，便组成了一个方向器。其输出端对地接r2、c4积分电路，积分电容c再接6和2端便组成图3-11所示多谐振荡器。其工作原理基本如上图报警电路。第四章 完整的电路经过以上单元电路的设计，可以得到定时抢答器的整体电路如图4-1所示：图4-1整体电路 整体部分是由以上4个电路组成，为了达到抢答器所需功能，因而使用74ls11、74ls32、74ls04和cd4001此4种与、非组成的逻辑门芯片进行连接，以达到整体抢答电路所需功能。 其中，74ls11的作用是3输入端3与门，74ls32 的作用是2输入端四或门，74ls04的作用是六反相器，cd4001的

13、作用是四2输入端或非门 hit/nsc/ti/gol。第五章 作品的protues 仿真分析与制作 5.1 protues 仿真分析 借助protues软件仿真平台，对“数字电路式四路抢答器”电路进行仿真、分析和测试。从而达到实现功能、完成设计目的。 在protues软件中，运行基本的数字电路和数字集成电路组合各单元电路，借助protues软件近乎可以同实际电路相同的效果特点。通过对各单元电路的仿真、分析和测试，清楚知道所设计电路的稳定性与可靠性。再而组合各单元电路，构建各单元电路的作用及功能，完成设计的各项任务要求。 图5-1“数字电路式四路抢答器”整体仿真图 各单元电路测试正常后，按照原理

14、图在proteus软件平台中，把各单元电路组合起来进行总体测试。连接好各部分电路并检查各条线路连接是否良好，再点击仿真开关。当sw1按钮开关接低电平时，电路复位，抢答部分数码管无显示，倒计时电路数码管显示“ff”；当sw按钮开关接高电平的时候，抢答部分数码管从30秒开始倒计时，当按下抢答按钮sw1-sw4的时候，抢答部分数码管显示相对应的数字；当30秒后没有人抢答，则抢答部分数码管无显示，倒计时电路数码管在显示“ff”后不再计时。5.2 制作过程 通过借助protues软件仿真平台，对“数字电路式四路抢答器”电路进行仿真、分析和测试成功后，开始着手根据电路图进行焊接电路。由于电路图比较复杂，要

15、求在排版时要尽量合理和有技巧，不然会出现很多跳线等会增加焊接的难度，在焊接过程中要非常小心谨慎，不然万一有点差错就很难检测出来的。本人终于非常小心谨慎的焊接完毕了，很紧张地进行了调试，但是还是没能如愿的成功，非常遗憾的所有数码管都没有显示出来，经过每部分电路逐一测试，最后发现有些电路跳线出错了、也有个别器件是损坏的。然后再慢慢的逐一修改回来，之后再调试，发现有时能实现理想的功能，但有时又不行，再进行细心的检查，发现电路中存在部分线路接触不良的情况，再次修改后，终于实现了预定功能，终于作品成功了。结论 按本次毕业设计的要求，此论文基本上完成对“数字电路式四路抢答器”的原理结构进行分析。毕业论文作

16、为数字设计的一个有机组成部分，是完成专业培养目标的最后一个 重要的教学环节，是本人综合运用所学的基本知识、基本理论和基本技能，独立进行对市场上的产品进行研究和说明，得到本专业工程原理分析和科学研究工作的基本训练。在本次设计中，用proteus软件进行仿真模拟实验，实验的过程非常接近实际操作的效果。在proteus软件平台里，各元器件选择范围广，参数修改方同便，不会同实际操作那样因元器件参数不对、或规格不对，而多次地拆换器件，造成毁坏元器件和印刷板，使电路修改、调试变得快捷方便。本次设计中，通过对设计任务的分析理解、元器件的选用及其性能的分析，最后对“数字电路式四路抢答器”的原理及设计图进行定稿

17、、各单元电路的分析与测试。通过此次设计，提高了我分析与解决问题的能力，实践动手能力。 经过本次的毕业论文，让书本上的理论知识能够真正地融合到实践中。实践的过程让我更好的理解了书本上的知识，也弥补了在书本上没有而存在的知识。对我以后的工作以及人生道路作了一个很好的铺垫。致 谢 在此，我衷心感谢我的指导老师黄业安老师一直以来的悉心指导和热心帮助。他扎实的专业知识、敏锐活跃的思维给予我知识上的指导和启迪；他那刻苦钻研的精神还有他严谨的治学态度和独到精辟的见解给我留下深刻的印象，使我受益匪浅。在此论文完成之际，我再次对黄业安老师表示我最衷心的感谢和崇高的敬意！参考文献【1】王昊.集成运放应用电子设计360例.北京:电子工业出版社,2002. 【2】周良权.李世馨. 模拟电子技术. 北京:高等教育出版社,2005. 【3】杨志忠.卫