LTE芯片复杂度分析简约纳

1、ieee icc中国论坛 “无线通信技术发展与演进”分会场方案lte芯片设计复杂度分析-北京简约纳电子有限公司 梁敏芯片设计考虑的因素芯片设计考虑的因素在芯片设计时,有哪些系统指标需要考虑:l带宽,以及其可能的选项不同的带宽对应不同的处理量 不同的采样率和总线带宽, 外部通信口的带宽 (usb,网口) 外部存储器接口带宽l 实时性要求 帧结构 调制编码方式 发射链和接收链的处理量 硬件与软件的分工,系统体系架构设计lte 系统指标系统指标带宽带宽下行峰值速率要求下行峰值速率要求100mb/s100mb/s，即在，即在20 mhz20 mhz带宽内达到频谱利用率带宽内达到频谱利用率5 bps/h

2、z5 bps/hz, ,上行峰值速率要求上行峰值速率要求50mb/s (2.5 bps/hz)50mb/s (2.5 bps/hz)一个一个rbrb的定义：的定义：1212个子载波，频率间隔个子载波，频率间隔15khz,615khz,6或者或者7 7个个ofdmofdm符号符号; ;或者或者2424个子载波，频率间隔个子载波，频率间隔7.5khz,37.5khz,3个个ofdmofdm符号符号. .带宽带宽 mhz1.43 5101520nrb615 255075100采样率采样率1.92m3.84m7.68m15.36m30.72m30.72mfft点数点数(频率间隔频率间隔15khz)12

3、8256512102420482048fft点数点数(频率间隔频率间隔7.5khz)2565121024204840964096一个一个rb符号数符号数43210801800360054007200lte系统定义系统定义-rblte系统定义系统定义 帧结构帧结构 两种帧结构定义帧结构是帧结构是一个系统一个系统的基础参的基础参数数. .它定义它定义了信号处了信号处理的窗口理的窗口, ,亦芯片系亦芯片系统复杂度统复杂度分析的基分析的基础础. .lte终端等级终端等级ue categorymaximum number of dl-sch transport block bits received w

4、ithin a ttimaximum number of bits of a dl-sch transport block received within a ttitotal number of soft channel bitsmaximum number of supported layers for spatial multiplexing in dlcategory 110040100402428001category 2500005000012066242category 31000007505612066242category 41501127505618112322catego

5、ry 530006415003236202564ue categorymaximum number of bits of an ul-sch transport block transmitted within a ttisupport for 64qam in ulcategory 15032nocategory 225008nocategory 350000nocategory 450000nocategory 575056yeslte终端上下行处理流程终端上下行处理流程上行流程下行流程lte的上行处理运算量分析的上行处理运算量分析模块模块等级等级1等级等级2等级等级3等级等级4等级等级5

6、信道编码信道编码(turbo编码编码)4.32m ld 2.88m移位移位7.2m ld4.8m移位移位14.4m ld9.6m移位移位21.6m ld14.4m移位移位28.8m ld19.2m移位移位扰码扰码135k异或异或225k异或异或450k异或异或675k异或异或900k异或异或mapper(qam16)1.08m ld1.08m移位移位1.8m ld1.8m移位移位3.6m ld3.6m移位移位5.4m ld5.4m移位移位7.2m ld7.2m移位移位dft19.44m复乘加复乘加36m复乘加复乘加83m复乘加复乘加130m复乘加复乘加180m复乘加复乘加re mapper0.

7、456m st1.272m st2.544m st6.888m st5.088m stifft6.144m复乘复乘 12.288m复加复加13.824m复乘复乘27.648m复加复加30.72m复乘复乘 61.44m复加复加67.584m复乘复乘 135.168m复加复加67.584m复乘复乘135.168m复加复加cp0.384m st0.768m st1.536m st3.072m st3.072m st脉冲成型脉冲成型n=7阶：阶：1.92m移位移位 13.44m复乘加复乘加n=9:3.84m移位移位34.56m复乘加复乘加 n=11:7.68m移位移位84.48m复乘加复乘加n=13:

8、15.36m移位移位199.68m复乘加复乘加n=13:15.36m移位移位199.68m复乘加复乘加发射链运算量估计发射链运算量估计约约65 mo /s约约136 mo /s约约323 mo /s约约620 mo /s约约680 mo /slte的上行处理运算量分析的上行处理运算量分析假设:turbo码编码以查表方式,qam16的调制方式dft和ifft的运算量很大,必须采用加速器dft算法：1,.,01,.,0)(1)(puschscsymbpuschsc102puschscpuschscpuschscpuschscpuschscmmlmkeimldmkmlzmimikj等级1按照3m的带

9、宽计算.由于dft变换的数据长度不是2的幂次,不能按照fft快速算法来计算导致其运算量太大.参考上表参考上表,如果如果dft和和ifft模块由硬件实现模块由硬件实现,剩下的运算可以由软件来完成剩下的运算可以由软件来完成.模块模块等级等级1等级等级2等级等级3等级等级4等级等级5发射链运算量估计发射链运算量估计约约30 mo /s约约60 mo /s约约150 mo /s约约280 mo /s约约400 mo /slte的上行处理运算量分析的上行处理运算量分析根据前面的分析,可知几种不同等级的终端,都可以分别用硬件模块加软件模块的方式来实现.dft和ifft用硬件实现的问题:为充分在时间上并行,

10、需要考虑硬件模块实现需要达到的要求.原则是硬件对一个ofdm符号操作的时间相当于软件模块完成其他计算的时间.但综合考虑硬件实现复杂度问题,可以整个运算量小于100mhz以下的放松设计难度.模块模块等级等级1等级等级2等级等级3等级等级4等级等级5发射链软件部分发射链软件部分运算量估运算量估计计约约30 mo /s约约60 mo /s约约150 mo /s约约280 mo /s约约400 mo /sdft模块需要完模块需要完成的运算成的运算19.44m复乘加复乘加36m复乘加复乘加83m复乘加复乘加130m复乘加复乘加180m复乘加复乘加dft硬件模块必硬件模块必须达到的须达到的并行度并行度11

11、111ifft模块需要模块需要完成的运完成的运算算6.144m复乘复乘 12.288m复加复加13.824m复乘复乘27.648m复加复加30.72m复乘复乘 61.44m复加复加67.584m复乘复乘 135.168m复加复加67.584m复乘复乘35.168m复加复加ifft模块必须模块必须达到的并达到的并行度行度11111lte的下行处理运算量分析的下行处理运算量分析模块模块运算运算(rb)等级等级1等级等级2等级等级3等级等级4等级等级5同步同步12k个复乘个复乘加加12k个复乘加个复乘加12k个复乘个复乘加加12k个复乘个复乘加加12k个复乘加个复乘加fft点数点数256512102

12、420482048fft运算量运算量,每秒每秒tdd的接的接收收,2rx天线天线15.36m复乘复乘30.72m复加复加34.56m复乘复乘69.12m复加复加76.8m复乘复乘153.6m复加复加168.96m复乘复乘338m复加复加168.96m复乘复乘338m复加复加信道估计信道估计8除法除法120k除法除法200k除法除法400k除法除法600k除法除法800k除法除法mimo(mu-mmse算法算法,rb内信道内信道平坦平坦)194复复乘乘99复加复加1个求个求倒倒2.9m复乘复乘1.5m复加复加15k求倒数求倒数4.85m复乘复乘2.5m复加复加25k求倒数求倒数9.7m复乘复乘5

13、m复加复加50k求倒数求倒数14.55m复乘复乘7.5m复加复加75k求倒数求倒数19.4m复乘复乘10m复加复加100k的求倒数的求倒数demapper(qam64)25.92m减法减法43.2m减法减法86.4m减法减法129.6m减法减法172.8m减法减法decoderturbo,每个每个bit需要需要60个基本运算估计个基本运算估计)301m加减加减,比选比选1500m加减加减,比选比选3000m加减加减,比比选选4503m加减加减,比比选选9001m加减加减,比比选选接收链处理量估计接收链处理量估计约约390mo /s约约1660mo /s约约3340mo /s约约5200mo /

14、s约约9750mo /slte的下行处理运算量分析的下行处理运算量分析假设:turbo码编码的解码,qam64的调制方式fft,demapper,turbo码的信道解码的运算量很大,必须采用加速器根据与上行类似的评估方法可知,硬件模块需要达到的并行度,设计复杂度需求如下表所示.模块模块等级等级1等级等级2等级等级3等级等级4等级等级5接收链软件部分运算量接收链软件部分运算量估计估计 15mo /s 15mo/s 20mo/s 60mo/s 70mo/sfft运算量运算量15.36m复乘复乘30.72m复加复加34.56m复乘复乘69.12m复加复加76.8m复乘复乘153.6m复加复加168.

15、96m复乘复乘338m复加复加168.96m复乘复乘338m复加复加fft模块并行度需求模块并行度需求12255demapper25.92m减法减法43.2m减法减法86.4m减法减法129.6m减法减法172.8m减法减法demapper模块并行度模块并行度需求需求11122decoderturbo301m加减加减,比选比选1500m加减加减,比选比选3000m加减加减,比比选选4503m加减加减,比选比选9001m加减加减,比选比选decoder并行度需求并行度需求416324896其中decoder的并行度需求,考虑turbo码的构成特征,其并行单元的个数需要是8的约数或者倍数.lte终

16、端芯片加速器终端芯片加速器从前面分析数据,加速器设计在所难免,对于不同的终端等级芯片的加速器设计需求亦有区别.整体芯片架构设计需要首先定位芯片要达到的等级,从前面的分析数据不难看出,设计难度和芯片的成本都将有很大的跨度.fft:上行和下行都有fft模块的需求,在系统架构设计中,需要将两者的需求结合起来.decoder:本文分析主要针对turbo码的需求,对于卷积编码亦存在同样的需求.lte终端芯片整体性能需求终端芯片整体性能需求本文主要针对本文主要针对lte的物理层处理复杂度进行较为详细的分析的物理层处理复杂度进行较为详细的分析,类似的类似的,对整个协对整个协议栈的复杂度可以进行分析议栈的复杂

17、度可以进行分析,粗略的评估粗略的评估,可知可知,协议栈需要一个单独的处理器协议栈需要一个单独的处理器与物理层并行处理与物理层并行处理,且对其性能要求与物理层的要求应属于同一个数量级且对其性能要求与物理层的要求应属于同一个数量级.对数对数据包处理的瓶颈算法亦需要增加硬件加速器据包处理的瓶颈算法亦需要增加硬件加速器.还有许多详细的系统分析工作需还有许多详细的系统分析工作需要做要做,整体考虑之后整体考虑之后,设计的芯片才能达到系统的需求设计的芯片才能达到系统的需求.模块模块等级等级1等级等级2等级等级3等级等级4等级等级5软件部分运算量估计软件部分运算量估计 45mo /s 75mo/s 170mo

18、/s 340mo/s 370mo/sdft并行度需求并行度需求11111fft模块并行度需求模块并行度需求24466demapper模块并行度模块并行度需求需求11122decoder并行度需求并行度需求416324896lte终端芯片功能需求终端芯片功能需求tdma引擎:引擎的定时精度根据不同等级的终端需求,亦有不同的需求.芯片对外的数据接口模块模块等级等级1等级等级2等级等级3等级等级4等级等级5tdma引擎引擎 7.68m 15.36m 30.72m 61.44m 61.44m数据接口数据接口7.5mbps37.5mbps75mbps100mbps187mbps如果芯片除了考虑通信处理的需求如果芯片除了考虑通信处理的需求,还需要加上应用处理的需求还需要加上应用处理的需求.由于在这由于在这样宽带的数据世界样宽带的数据世界,可以衍生出多种多样的精彩应用可以衍生出多种多样的精彩应用,则面向则面向lte的应用世的应用世界的芯片界的芯片,其功能和性能方面都将有很复杂的要求其功能和性能方面都将有很复杂的要求.td-lte与与fdd的对比的