简单门电路的电路构成ppt课件

1、简单门电路的电路构成简单门电路的电路构成;逻辑符号逻辑符号;真值表真值表;TTL(Transistor-Transistor Logic)与非门的典型电与非门的典型电路分析路分析Jusin.Ji2-27-2006Fundamentals of Boolean Algebar布尔代数布尔代数: 用一种数学运算的代数系统描述人的逻辑思维规律和推理过程。逻辑代数：逻辑代数：将布尔代数的一些基本前提和定理应用于继电器的分析与描述。成为二值布尔代数，或开关代数。逻辑代数是二值逻辑运算中的基本数学工具逻辑代数广泛应用于数字系统的分析和设计一一 逻辑代数中的几个概念逻辑代数中的几个概念 1. 逻辑状态逻辑状

2、态 Logic State： 当事物的某些特性表现为两种互不相容互不相容的状态，即 某一时刻必出现且仅出现一种状态 一种状态是另一种状态的反状态 则用符号0、1分别表示这两种状态，称逻辑状态。即：0状态状态(0state)和1状态状态(1state) 一般，0状态逻辑条件的假或无效，1状态逻辑条件的真或有效。 (两种状态无大小之分)2. 逻辑变量逻辑变量 Logic Value ： 用于表示事物的逻辑状态随逻辑条件的变化而变化，取值：用于表示事物的逻辑状态随逻辑条件的变化而变化，取值：0 或或1 。 逻辑常量逻辑常量 Logic Constant ： 逻辑状态保持不变，取值“0” 或“1”。

3、3. 逻辑电平逻辑电平 Logic Voltage：在二值逻辑电路(开关电路)中，将物理器件的物理量离散离散 为两种电平：高电平高电平(用H表示)、低电平低电平(用L表示)抽象化的高、低电平忽略忽略其物理量值的实际含义，实际上 它们是代表着一定范围一定范围的物理量。参见下页。在高、低电平之间有一逻辑不确定区，称为“噪音区”。若 电平稳定于噪音区称为逻辑模糊，这在逻辑电路中不允许。表表21不同工艺器件定义的逻辑电平不同工艺器件定义的逻辑电平 工艺 逻辑电平（电源电压为5V） L H TTL 00.40V 3.0 5.0V CMOS 0 0.80V 2.0 5.0V图图2-1 脉冲的逻辑电平表示脉

4、冲的逻辑电平表示 逻辑约定逻辑约定 Logic Assumpsit： 逻辑规定逻辑规定有两种：正逻辑正逻辑规定（约定）和负逻辑负逻辑规定（约定），如下：01LH逻辑状态逻辑状态逻辑电平逻辑电平(a)正逻辑规定（约定）注：此处均采用正逻辑约定。H电平L电平1状态0状态 逻辑电路逻辑电路Logic Circuit： 由实现逻辑变量之间逻辑关系的物理器件所构成的电路称为逻辑电路，即二值逻辑电路。 4. 逻辑代数逻辑代数 Logic Algebar ： 用代数形式表现逻辑变量之间的因果关系。 用代数运算对这些逻辑变量进行逻辑推理。 因此，逻辑代数是一个集合一个集合：逻辑变量集、常量0和1、 “与”、“

5、或”和“非”三种逻辑运算。 运算顺序是：“非”最高，“与”次之，“或”最低 。10LH逻辑状态逻辑电平(b)负逻辑规定（约定）H电平L电平0状态1状态5. 逻辑函数逻辑函数 Logic Function： 输入逻辑变量 A1，A2， , An；输出逻辑变量F；记为：F = f(A1，A2， , An )，关系如下图所示： 图 2-3 F=f(A1,A2,An)实现f(A1，A2， , An )的逻辑网络A1A2 AnF6. 逻辑函数的表示法逻辑函数的表示法 Representation：主要有四种 真值表真值表(穷举法穷举法) Truth Tablea bF0 00 11 01 10001真值

6、表例表达式例：F= a b 逻辑表达式逻辑表达式 Algebraic Forms of Switching Functions 卡诺图卡诺图 Karnaugh MAP (文氏图 Venn Diagrams) 时间图时间图 (信号波形图信号波形图 ) Timing引入变量A，将 区域 一分为二Venn图全集 为 1引入变量B，将已有区域再分别一分为二 组合逻辑电路组合逻辑电路 - -门电路门电路 概述概述门电路的作用：门电路的作用：是用以实现逻辑关系的电子电路，与基本逻辑关系相对应。是用以实现逻辑关系的电子电路，与基本逻辑关系相对应。门电路的主要类型：门电路的主要类型：与门、或门、与非门、或非门

7、、异或门等。与门、或门、与非门、或非门、异或门等。门电路的输出状态与赋值对应关系：门电路的输出状态与赋值对应关系：正逻辑：高电位对应正逻辑：高电位对应“1”；低电位对应；低电位对应“0”。混合逻辑：输入用正逻辑、输出用负逻辑；或者输入用负逻辑、输出用正逻辑。混合逻辑：输入用正逻辑、输出用负逻辑；或者输入用负逻辑、输出用正逻辑。一般采用正逻辑一般采用正逻辑负逻辑：高电位对应负逻辑：高电位对应“0”；低电位对应；低电位对应“1”。100VVcc在数字电路中，对电压值为多少并不重要，只要能判断高低电平即可。在数字电路中，对电压值为多少并不重要，只要能判断高低电平即可。K开开-VO输出高电平，对应输出

8、高电平，对应“1” 。K合合-VO输出低电平，对应输出低电平，对应“0” 。VOKVccR V V门门(电子开关电子开关)满足一定条件时，电路允满足一定条件时，电路允 许信号通过许信号通过 开关开关接通接通 。开门状态：开门状态：关门状态：关门状态：条件不满足时，信号通不过条件不满足时，信号通不过 开关断开开关断开 。开关开关作用作用二极管二极管反向截止：反向截止：开关接通开关接通开关断开开关断开三极管（三极管（C,E)饱和区：饱和区： 截止区：截止区：开关接通开关接通CEB开关断开开关断开 正向导通：正向导通： CEBR1R2AF+uccuAtuFt+ucc0.3V三极管的开关特性：三极管的

9、开关特性：分离元件门电路分离元件门电路 一、二极管与门一、二极管与门FD1D2AB+12VuAuBuF0V0V0.3V0V3V0.3V3V0V0.3V3V3V3.3V逻辑变量逻辑变量逻辑函数逻辑函数( uD=0.3V )uAuBuF0V0V0.3V0V3V0.3V3V0V0.3V3V3V3.3V0 0 00 1 0 A B F1 0 01 1 1逻辑式：逻辑式：F=A B逻辑符号：逻辑符号：&ABF二、二极管或门二、二极管或门uAuBuF0V0V-0.3V0V3V2.7V3V0V2.7V3V3V2.7VFD1D2AB-12VuAuBuF0V0V-0.3V0V3V2.7V3V0V2.7V

10、3V3V2.7V0 0 00 1 1 A B F1 0 11 1 1逻辑式：逻辑式：F=A+B逻辑符号：逻辑符号： 1ABFR1DR2AF+12V+3V三、三极管非门三、三极管非门uAuF3V0.30V3.3嵌位二极管嵌位二极管uAuF3V0.30V3.3AF0110逻辑式：逻辑式：AF 逻辑符号：逻辑符号：1AFR1DR2F+12V+3V三极管非门三极管非门D1D2AB+12V二极管与门二极管与门四、与非门四、与非门逻辑式：逻辑式：BAF &ABF逻辑符号：逻辑符号：1. 体积大、工作不可靠。体积大、工作不可靠。2. 需要不同电源。需要不同电源。3. 各种门的输入、输出电平不匹配。各

11、种门的输入、输出电平不匹配。分立元件门电路的缺点：分立元件门电路的缺点：采用类似的方法还可以构成或非门、异或门等。采用类似的方法还可以构成或非门、异或门等。TTL门门数字集成电路：数字集成电路：在一块半导体基片上制作出一个完整的逻辑电路所需要的全部元件和在一块半导体基片上制作出一个完整的逻辑电路所需要的全部元件和连线。使用时接：电源、输入和输出。数字集成电路具有体积小、可靠性高、连线。使用时接：电源、输入和输出。数字集成电路具有体积小、可靠性高、速度快、而且价格便宜的特点。速度快、而且价格便宜的特点。TTL型电路：型电路：输入和输出端结构都采用了半导体晶体管，称之为输入和输出端结构都采用了半导

12、体晶体管，称之为: Transistor Transistor Logic。100个以下：小规模集成电路个以下：小规模集成电路 ( Small Scale Integration :SSI ) 几百个：中规模集成电路几百个：中规模集成电路 （Medium Scale Integration :MSI ) 几千个：大规模集成电路几千个：大规模集成电路 （ Large Scale Integration :LSI ) 一万个以上：超大规模集成电路一万个以上：超大规模集成电路 （ Very Large Scale Integration :VLSI ) 名称名称CBAF TTL与非门的内部结构与非门

13、的内部结构+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC360 3k750 100 一、电压传输特性一、电压传输特性TTL与非门的特性和技术参数与非门的特性和技术参数uo(V)ui(V)123UOH(3.4V)UOL(0.3V)传输特性曲线传输特性曲线uo(V)ui(V)123UOH“1”UOL(0.3V)阈值阈值UT=1.4V理想的传输特性理想的传输特性输出高电平输出高电平输出低电平输出低电平1. 输出高电平输出高电平UOH、输出低电平、输出低电平UOL UOH 2.4V UOL 0.4V 便认为合格。便认为合格。 典型值典型值UOH=3.4V UOL=0.3V 。 2.

14、 阈值电压阈值电压UTuiUT时，认为时，认为ui是高电平。是高电平。UT =1.4V二、二、 扇出系数扇出系数 与非门电路输出能驱动同类门的个数，与非门的扇出系数一般是与非门电路输出能驱动同类门的个数，与非门的扇出系数一般是10。三、三、TTL与非门在使用时多余输入端处理：与非门在使用时多余输入端处理：1. 接接+5V。2. 若悬空，若悬空，UI=“1”。为了防止干扰，一般将悬空的输入端接高电平。为了防止干扰，一般将悬空的输入端接高电平。3. 输入端并联使用。输入端并联使用。四四 平均传输时间平均传输时间tui0tuo050%50%输出下降延迟时间输出下降延迟时间tpd1输出上升延迟时间输出上升延迟时间tpd2)(2121pdpdpdttt典型值：典型值：3 10 ns附附: 门电路的常见逻辑符号门电路的常见逻辑符号 与门与门 或门或门