第5章时序逻辑电路

1、第第5章章 时序逻辑电路时序逻辑电路5.1 概述概述5.2 触发器触发器5.3 时序逻辑电路分析时序逻辑电路分析5.5 常用时序逻辑电路常用时序逻辑电路5.4 时序逻辑电路的设计时序逻辑电路的设计第五章第五章 时序逻辑电路时序逻辑电路 25.1 概述概述逻辑电路逻辑电路组合逻辑电路：组合逻辑电路：combinational logic circuit时序逻辑电路：时序逻辑电路：sequential logic circuit 该电路在任一时刻的输出该电路在任一时刻的输出仅取决于仅取决于该时刻的输入，而与过去的输入该时刻的输入，而与过去的输入无关无关。 该电路在任一时刻的输出该电路在任一时刻的输

2、出不不仅取决于仅取决于该时刻的输入，而与过去的输入该时刻的输入，而与过去的输入有关有关。门电路门电路触发器触发器没有记忆功能没有记忆功能具有记忆功能具有记忆功能5.1 概述概述第五章第五章 时序逻辑电路时序逻辑电路 35.2 触发器触发器 触发器：能够存储触发器：能够存储一位二进制数一位二进制数字信号的字信号的基本单元叫做触发器。基本单元叫做触发器。一个触发器应具有两个稳定状态一个触发器应具有两个稳定状态,0和和1。 触触 发发 器器qq各种时序逻辑电路的各种时序逻辑电路的最基本单元最基本单元01 qq ，qq01，称触发器处于称触发器处于1状态，状态，也称为也称为置位状态置位状态；称触发器处

3、于称触发器处于0状态，状态，也称为也称为复位状态复位状态。5.2 触发器触发器第五章第五章 时序逻辑电路时序逻辑电路 45.2.1 基本基本rs触发器触发器sd&rdqq按功能分类：按功能分类： r-s触发器、触发器、jk触发器、触发器、 d触发器触发器、 t触发器等。触发器等。q=sdqq=rdq5.2 触发器触发器第五章第五章 时序逻辑电路时序逻辑电路 51. 工作原理及逻辑功能工作原理及逻辑功能sd &rd qq(1) 若若rd = 0，sd = 1，10110触发器触发器置置0(2) 若若rd = 1，sd = 0，10110触发器触发器置置1(3) 若若rd = 1，

4、sd = 1，11若若q原来为原来为0，(4)若若 rd = 0，sd = 0001 11 11 11 1触发器触发器保持保持原来的状态不变原来的状态不变则则q将仍为将仍为0若若q原来为原来为1， 则则q将仍为将仍为1q、q都为都为1，不允许出现这种情况，不允许出现这种情况q=sdqq=rdq5.2 触发器触发器第五章第五章 时序逻辑电路时序逻辑电路 6(1) 若若rd = 0，sd = 1，触发器触发器置置0(2) 若若rd = 1，sd = 0，触发器触发器置置1(3) 若若rd = 1，sd = 1，(4)若若 rd = 0，sd = 0触发器触发器保持保持原来的状态原来的状态q、q都为

5、都为1，不允许不允许出出现这种情况现这种情况01101010 0 1 qrd sdq5.2 触发器触发器第五章第五章 时序逻辑电路时序逻辑电路 72. 触发器逻辑功能的描述方法：触发器逻辑功能的描述方法： 状态转移表、特性方程、状态转移图状态转移表、特性方程、状态转移图及及约束方程约束方程等。等。两个概念：两个概念：现态：现态：次态：次态：电路在某个考察瞬间的状态。电路在某个考察瞬间的状态。 qn电路将要达到的新的状态。电路将要达到的新的状态。 qn+15.2 触发器触发器第五章第五章 时序逻辑电路时序逻辑电路 8(1) 状态转移表状态转移表0 00 01 11 11 01 00 10 110

6、101010qn+1rd sd qn 1 1 001001101010 0 1 qrd sdq5.2 触发器触发器第五章第五章 时序逻辑电路时序逻辑电路 901101010 0 1 qnrd sdqn+1简化真值表简化真值表 5.2 触发器触发器0 00 01 11 11 01 00 10 110101010qn+1rd sd qn 1 1 0010第五章第五章 时序逻辑电路时序逻辑电路 10qqsdrdrd称为直接置称为直接置0端端sd称为直接置称为直接置1端端direct set reset5.2 触发器触发器01101010 0 1 qnrd sdqn+1第五章第五章 时序逻辑电路时序逻

7、辑电路 111 1 0010qn+1= sd+ qnrd特性方程特性方程1ddsr约束方程约束方程（2）特性方程）特性方程rd qn rdsd qn sd5.2 触发器触发器0 00 01 11 11 01 00 10 110101010qn+1rd sd qn 1 1 0010第五章第五章 时序逻辑电路时序逻辑电路 12(3) 状态转换图状态转换图0 01 1rd=1,sd=0rd=0,sd=1rd=1,sd=0rd=0,sd=1rd=1,sd=1rd=1,sd=15.2 触发器触发器0 00 01 11 11 01 00 10 110101010qn+1rd sd qn 1 1 0010第

8、五章第五章 时序逻辑电路时序逻辑电路 13rd 1 1sd qq用用或非或非门也可构成基本门也可构成基本rs触发器触发器00110101qn 1 0rd sdqn+15.2 触发器触发器第五章第五章 时序逻辑电路时序逻辑电路 14消除抖动电路qsdrdvccsrksrq3. 基本基本rs触发器的应用触发器的应用5.2 触发器触发器01101010 0 1 qnrd sdqn+1第五章第五章 时序逻辑电路时序逻辑电路 155.2.2 钟控触发器钟控触发器 而翻转到何种状态由输入信而翻转到何种状态由输入信号决定。从而出现了各种时钟控号决定。从而出现了各种时钟控制的触发器。制的触发器。sd &

9、;rd qq 基本基本rs触发器具有直接置触发器具有直接置1、置置0功能。功能。 但在实际中，通常要求触发但在实际中，通常要求触发器按一定的器按一定的时间节拍动作时间节拍动作，即让，即让输入信号的作用受时钟脉冲输入信号的作用受时钟脉冲cpcp( (c clock lock p pulseulse的缩写的缩写) )的控制。的控制。基本基本rs触发器触发器5.2 触发器触发器第五章第五章 时序逻辑电路时序逻辑电路 161. 钟控钟控rs触发器触发器 &qq&rscp011cp=1时时1rs 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0

10、1qn r s qn+1cp11111111010110cp=0时时触发器保持原态触发器保持原态 qn05.2 触发器触发器第五章第五章 时序逻辑电路时序逻辑电路 17钟控钟控rsrs触发器状态表触发器状态表qn r s qn+1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1cp011111111 不变不变010110cp决定何时变决定何时变输入信号决定变到何种状态输入信号决定变到何种状态钟控钟控rsrs触发器状态表触发器状态表 r s qn+1cp01111 不变qn100 00 11 01 15.2 触发器触发器第五章第五章 时序逻辑电路时

11、序逻辑电路 18 rs= 0 (约束条件约束条件)nnrsqrsq1r qn rs qn s 0 10 1 10qqsrcp5.2 触发器触发器qn r s qn+1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1cp011111111 不变不变010110第五章第五章 时序逻辑电路时序逻辑电路 19r=0 , s=1r=1 , s=0r=0 , s=0r=0 0 , s=0 0r=1 1 , s=0 0r=0 0 , s=1 1qn r s qn+1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1

12、cp011111111 不变不变 0 1 0 1 1 0钟控钟控rs触发器状态图触发器状态图0 01 15.2 触发器触发器第五章第五章 时序逻辑电路时序逻辑电路 202. 钟控钟控d触发器触发器&qq&rscpd qn qn+100110101cp=1时时d触发器状态表触发器状态表0011特性方程为特性方程为qn+1=dd15.2 触发器触发器第五章第五章 时序逻辑电路时序逻辑电路 213. 钟控钟控jk触发器触发器 g4&j&cpqkg1g2g3qnqknqjnq15.2 触发器触发器第五章第五章 时序逻辑电路时序逻辑电路 224. 钟控钟控t触发器触发器

13、&qcpqtnnnqtqtq15.2 触发器触发器第五章第五章 时序逻辑电路时序逻辑电路 23(1) 时钟脉冲时钟脉冲： 多数数字系统都送入控制脉冲，以便使多数数字系统都送入控制脉冲，以便使各个部件能按控制脉冲的节拍协调运行，这各个部件能按控制脉冲的节拍协调运行，这种控制脉冲称为时钟脉冲。种控制脉冲称为时钟脉冲。5.2.3 集成触发器集成触发器(2) 触发方式触发方式： 是指触发器在时钟脉冲的什么阶段才是指触发器在时钟脉冲的什么阶段才有可能接受控制输入信号，来改变状态。有可能接受控制输入信号，来改变状态。5.2 触发器触发器第五章第五章 时序逻辑电路时序逻辑电路 24主要有两种触发方式

14、：主要有两种触发方式：电位触发方式边沿触发方式 在约定钟控信号电平（cp=1或cp=0）期间，触发器接受输入信号，并根据输入信号来改变状态。而在非约定钟控信号期间，不论信号如何变化，都不影响输出。 触发器仅在cp某一约定跳变到来时，才接受信号。在cp=0和cp=1时，输入信号的变化不会引起触发器输出状态的变化。cp5.2 触发器触发器第五章第五章 时序逻辑电路时序逻辑电路 25j k q n qn+100001111jk触发器状态表触发器状态表00110011010101011. cmos边沿边沿jk触发器触发器01001110j k qn+1简化真值表简化真值表0011 0101 q nq

15、n 01 5.2 触发器触发器第五章第五章 时序逻辑电路时序逻辑电路 26j k q n qn+100001111jk触发器状态表触发器状态表0011001101010101010011100001000101,10,101111nqknqjnq15.2 触发器触发器第五章第五章 时序逻辑电路时序逻辑电路 27cpjkq1jcpkqqq1假设假设q1的的初始状态初始状态为为000110101 qn 0 1 qnj kqn+1下降沿触发下降沿触发5.2 触发器触发器第五章第五章 时序逻辑电路时序逻辑电路 28cpjkq2jcpkqqq1jcpkqqq2假设假设q2的初始状态为的初始状态为0上上升

16、升沿沿触触发发下下降降沿沿触触发发5.2 触发器触发器第五章第五章 时序逻辑电路时序逻辑电路 29j= j1 j2 j3 k=k1 k2 k3rdcpsdqqjk下降沿触发下降沿触发5.2 触发器触发器jcpkqq&j1j2j3k1k2k3第五章第五章 时序逻辑电路时序逻辑电路 30由输入波形画输出波形的原则：由输入波形画输出波形的原则：（1）由逻辑符号确定触发器应在）由逻辑符号确定触发器应在cp的哪个阶段动作；的哪个阶段动作；（3）当）当rd和和sd接无效电平时，再由输入信号按照规则接无效电平时，再由输入信号按照规则确定确定q的状态。的状态。（2）再看）再看rd和和sd，只要只要rd

17、接有效电平，接有效电平，sd接无效电平，接无效电平，则则q=0；只要只要sd接有效电平，接有效电平，rd接无效电平，则接无效电平，则q=1。假设触发假设触发器的初始器的初始状态为状态为0cp12345rdsdjkqrdcpsdqqjk5.2 触发器触发器第五章第五章 时序逻辑电路时序逻辑电路 31 d q n qn+1001101010011d qn+10101特性方程为特性方程为:qn+1=d2. cmos边沿边沿d触发器触发器5.2 触发器触发器第五章第五章 时序逻辑电路时序逻辑电路 32cpdq假设假设q的的初始状态为初始状态为0 q qdcp q qdcpsdrd5.2 触发器触发器第

18、五章第五章 时序逻辑电路时序逻辑电路 335.2.4 集成触发器的参数（集成触发器的参数（自学自学）1.直流参数直流参数2.动态参数动态参数5.2.5 各类触发器的关系（各类触发器的关系（*）5.2 触发器触发器第五章第五章 时序逻辑电路时序逻辑电路 34练练 习习5.4 5.5第五章第五章 时序逻辑电路时序逻辑电路 35触发器：能够存储触发器：能够存储一位二进制一位二进制数字信号数字信号的基本单元叫做触发器。的基本单元叫做触发器。一个触发器应具有两个稳定状态一个触发器应具有两个稳定状态,0和和1。 触触 发发 器器qq各种时序逻辑电路的最各种时序逻辑电路的最基本单元基本单元qq10，qq01

19、，称触发器处于称触发器处于1状态，状态，也称为也称为置位状态置位状态；称触发器处于称触发器处于0状态，状态，也称为也称为复位状态复位状态。5.2 触发器触发器第五章第五章 时序逻辑电路时序逻辑电路 36按功能分类：按功能分类： r-s触发器、触发器、 jk触发器触发器、 d触发器触发器、t触发器等。触发器等。5.2.1 基本基本rs触发器触发器sd&rdqqqqsdrd01101010 0 1 qnrd sdqn+1qn+1= sd+ qnrd1ddsr第五章第五章 时序逻辑电路时序逻辑电路 375.2.2钟控触发器钟控触发器 &qq&rscp rs= 0 (约束条件约

20、束条件)nnrsqrsq1钟控钟控rsrs触发器状态表触发器状态表 r s qn+1cp01111 不变不变qn100 00 11 01 1第五章第五章 时序逻辑电路时序逻辑电路 385.2.3 集成触发器集成触发器(1) cmos边沿边沿jk触发器触发器00110101j kqn+1其特性方程为：其特性方程为：nqknqjnq1jcpkqq下降沿触发下降沿触发qn01qnjcpkqq上升沿触发上升沿触发第五章第五章 时序逻辑电路时序逻辑电路 39rdcpsdqqjk下降沿触发下降沿触发jcpkqq&j1j2j3k1k2k3j= j1 j2 j3 k=k1 k2 k300110101j

21、 kqn+1qn01qn1000000101,10,101111第五章第五章 时序逻辑电路时序逻辑电路 40(2) cmos边沿边沿d触发器触发器d qn+1010特性方程为特性方程为qn+1=d1 q qdcp q qdcpsdrd第五章第五章 时序逻辑电路时序逻辑电路 41由输入波形画输出波形的原则：由输入波形画输出波形的原则：（1）由逻辑符号确定触发器应在）由逻辑符号确定触发器应在cp的哪个阶段动作的哪个阶段动作；（3）当）当rd和和sd接无效电平时，再由接无效电平时，再由输入信号输入信号按照规则确定按照规则确定q的状态。的状态。（2）再看再看rd和和sd，只要只要rd接有效电平，接有效

22、电平，sd接无效电平，则接无效电平，则q=0；只要只要sd接有接有效电平，效电平，rd接无效电平，则接无效电平，则q=1。第五章第五章 时序逻辑电路时序逻辑电路 425.3 时序逻辑电路的分析时序逻辑电路的分析 时序逻辑电路时序逻辑电路同步时序逻辑电路同步时序逻辑电路 synchronous异步时序逻辑电路异步时序逻辑电路 asynchronous 所有触发器的时钟输入端都与所有触发器的时钟输入端都与同一个时钟脉冲源相连。同一个时钟脉冲源相连。 并非并非所有触发器的时钟输入所有触发器的时钟输入端都与同一个时钟脉冲源相连。端都与同一个时钟脉冲源相连。jcpkjcpkjcpk&ff1ff0

23、ff2zcpq2q1q0cpjcpkjcpkjcpk&ff1ff0ff2zq2q1q05.3 时序逻辑电路的分析时序逻辑电路的分析 第五章第五章 时序逻辑电路时序逻辑电路 43 输出状态仅与存储电路的输出状态仅与存储电路的状态状态q有关，而与输入有关，而与输入x无直接关系。无直接关系。按按照照输输出出信信号号的的特特点点米里（米里（mealy）型）型摩尔（摩尔（moore）型）型 输出状态不仅与存储电路的输出状态不仅与存储电路的状态状态q有关，而且与外部有关，而且与外部输入输入x也有关。也有关。5.3 时序逻辑电路的分析时序逻辑电路的分析 z组合电路组合电路触发器触发器cpxqz组合电

24、路组合电路触发器触发器cpq第五章第五章 时序逻辑电路时序逻辑电路 445.3.1同步时序逻辑电路分析的步骤同步时序逻辑电路分析的步骤1. 从给定的逻辑图中，写出每个触发器从给定的逻辑图中，写出每个触发器的的驱动方程及电路的输出方程驱动方程及电路的输出方程;2. 求电路的求电路的状态方程状态方程;3.由状态方程、输出方程列出由状态方程、输出方程列出状态转换表状态转换表;5. 根据状态转换图或时序波形图根据状态转换图或时序波形图分析逻辑功能分析逻辑功能。4.画出画出完整的完整的状态转换图状态转换图或或时序波形图时序波形图; 5.3 时序逻辑电路的分析时序逻辑电路的分析 第五章第五章 时序逻辑电路

25、时序逻辑电路 45解：解：（1）写出每个触发器的驱动方程及电路的输出方程）写出每个触发器的驱动方程及电路的输出方程nqk32nnqqj132，nnnqkqqj23123，nnqqz13例例1 试分析下图所示同步时序逻辑电路。试分析下图所示同步时序逻辑电路。 q1q2 j kcpq1& j kcpq2& j kcpq3q3&cpff2ff1ff3&znqnqk231nqnqj231，5.3 时序逻辑电路的分析时序逻辑电路的分析 第五章第五章 时序逻辑电路时序逻辑电路 46（2） 求电路的状态方程。求电路的状态方程。特性方程特性方程：nnnqkqjq1nq11nq1

26、2nnnnnqqqqq232131nq3nnnnnqqqqq32312nnnnnnqqqqqq123123nnnnqqkqqj231231，nnnqkqqj32132，nnnqkqqj23123，nnqqz13第五章第五章 时序逻辑电路时序逻辑电路 47（3）由状态方程、输出方程列出状态转换表）由状态方程、输出方程列出状态转换表nq3nq2nq113nq12nq11nq z 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0nnqqz13110010100111000000100011 0 0 0 0 0 1 0 1nq12nnnnnqqqqq232

27、131nq3nnnnnqqqqq32312nnnnnnqqqqqq123123nq115.3 时序逻辑电路的分析时序逻辑电路的分析 第五章第五章 时序逻辑电路时序逻辑电路 48nq3nq2nq113nq12nq11nq z 0 0 1 0 0 0 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1j3 k3j2 k2j1 k1触发器的驱动方程及电路的输出方程触发器的驱动方程及电路的输出方程nnnnqqkqqj231231，nnnqkqqj32132，nnnqkqqj23123，nnqqz131 1 0 0 1 1 1 1 00111111110010100 1 0 1000

28、00 0 0 01111011100000 0 1 0 0 0 1 0 1 1 0 0 1 1 0 0 0 0 1 0 0 0 1 1 0 0 0 0 0 1 0 15.3 时序逻辑电路的分析时序逻辑电路的分析 第五章第五章 时序逻辑电路时序逻辑电路 49nq3nq2nq1 13nq12nq11nq z 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0110010100111000000100011 0 0 0 0 0 1 0 1 （4）画状态转换图）画状态转换图00000100110010011001010110001111具有自启动能力具有自启

29、动能力q3q2q1 / z5.3 时序逻辑电路的分析时序逻辑电路的分析 第五章第五章 时序逻辑电路时序逻辑电路 50nq3nq2nq1 13nq12nq11nq z 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0110010100111000000100011 0 0 0 0 0 1 0 1cpq1q2q3z5.3 时序逻辑电路的分析时序逻辑电路的分析 第五章第五章 时序逻辑电路时序逻辑电路 51例例2 试分析下图所示同步时序逻辑电路。试分析下图所示同步时序逻辑电路。解：解：（1）写出各触发器的驱动方程和输出方程）写出各触发器的驱动方程和输出方程

30、cpq1dcpq1 ff1q2 dcpq2 ff2z dcpq3q3&ff3x&nq2nqx3d1d3 d2 n1qz nxq3（2）求状态方程组）求状态方程组 nq2 1nq nqx3 ndq313 22ndq1 ndq111 ndq1 5.3 时序逻辑电路的分析时序逻辑电路的分析 第五章第五章 时序逻辑电路时序逻辑电路 52（3）列出状态转换表）列出状态转换表 0000 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0

31、 1 1 0 1 1 1 1 0 1 1 1 11111nq3nq2nq113nq12nq11nq x z0000000011110000 01 01 01 01 01 01 01 01 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 100000000z nxq3nq21nqnqx3nq132nq1nq115.3 时序逻辑电路的分析时序逻辑电路的分析 第五章第五章 时序逻辑电路时序逻辑电路 530000111111000011100101010/00 / 00/ 00/ 00/ 00/ 00/ 00/ 00 0 0 0 0 0 0 1nq3nq2nq113nq12nq11nq x

32、 0000000011110000 01 01 01 01 01 01 01 01 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 100001111z00000000 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1q3q2q1x / z（4）画）画 状态转移图状态转移图 x=05.3 时序逻辑电路的分析时序逻辑电路的分析 第五章第五章 时序逻辑电路时序逻辑电路 540101 / 01011/ 1q3q2q1

33、x / z0001 / 00111 / 01111/ 11001 / 10011 / 01101 / 1没有自启动能力没有自启动能力x=10 0 0 0 0 0 0 1nq3nq2nq113nq12nq11nq x 0000000011110000 01 01 01 01 01 01 01 01 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 100001111z00000000 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1

34、0 1 1 1 1有效循环有效循环无效循环无效循环5.3 时序逻辑电路的分析时序逻辑电路的分析 第五章第五章 时序逻辑电路时序逻辑电路 55q3q2q1x / z0001 / 00111 / 01111/ 11001 / 10011 / 01101 / 10101 / 01011/ 10/00 / 00/ 00/ 00/ 00/ 00/ 00/ 00 0 0 0 0 0 0 1nq3nq2nq113nq12nq11nq x 0000000011110000 01 01 01 01 01 01 01 01 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 100001111z00000

35、000 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 15.3 时序逻辑电路的分析时序逻辑电路的分析 第五章第五章 时序逻辑电路时序逻辑电路 565.3.2 异步时序逻辑电路的分析方法异步时序逻辑电路的分析方法例例3：分析下图所示异步时序逻辑电路的逻辑功能。分析下图所示异步时序逻辑电路的逻辑功能。 异步时序电路异步时序电路没有统一的没有统一的时钟信号，时钟信号，因此，在分析异步时序电路时，因此，在分析异步时序电路时，必须注

36、意必须注意各触发器的时钟信号各触发器的时钟信号。q1jcpq1 cpff1q2 jcpq2ff2z& jcpq3q3ff3kkk 5.3 时序逻辑电路的分析时序逻辑电路的分析 第五章第五章 时序逻辑电路时序逻辑电路 57解：解：（1）驱动方程及触发器的时钟方程为）驱动方程及触发器的时钟方程为 11 k1 j3qn，1122kj，13213kqqjnn，12qcpcpcpcp31nqz3输出方程为：输出方程为： q1jcpq1 cpff1q2 jcpq2ff2z& jcpq3q3ff3kkk 5.3 时序逻辑电路的分析时序逻辑电路的分析 第五章第五章 时序逻辑电路时序逻辑电路 5

37、8cpqqqnnn13111212qqqnncpqqqqnnnn32113（2）将驱动方程代入触发器的特性方程）将驱动方程代入触发器的特性方程 则得到电路的状态方程则得到电路的状态方程nnnqkqjq 111 k1 j3qn，1122kj，13213kqqjnn，12qcpcpcpcp31nqz35.3 时序逻辑电路的分析时序逻辑电路的分析 第五章第五章 时序逻辑电路时序逻辑电路 59（3）状态转换表状态转换表cp个数个数nq3nq2nq113nq12nq11nqcp3 cp2 cp1 z12345678 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0

38、0 011111111010101011111111110100000011001100001000000001111cpqqqnnn13111212qqqnncpqqqqnnnn32113nqz312qcpcpcpcp315.3 时序逻辑电路的分析时序逻辑电路的分析 第五章第五章 时序逻辑电路时序逻辑电路 60（4）状态转移图状态转移图cp个数nq3nq2nq113nq12nq11nqcp3 cp2 cp1 z12345678 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0111111110101010111111111101000000110

39、01100001000000001111000001 / 0010 / 0011 / 0100 / 0 /1101 / 1110 / 1111 /1具有自启动能力具有自启动能力异步五进制加法计数器异步五进制加法计数器q3q2q1 / z5.3 时序逻辑电路的分析时序逻辑电路的分析 第五章第五章 时序逻辑电路时序逻辑电路 61（5）波形图波形图cpq1q2q3zcp个数nq3nq2nq113nq12nq11nq cp3 cp2 cp1 z12345678 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0111111110101010111111111

40、101000000110011000010000000011115.3 时序逻辑电路的分析时序逻辑电路的分析 第五章第五章 时序逻辑电路时序逻辑电路 62 cp q2 q2 d cp d cp q1 q1 ff0 ff1 ff2 d cp q0 q0 分析下图所示异步时序逻辑电路的逻辑功能。分析下图所示异步时序逻辑电路的逻辑功能。nnnqdqdqd221100，解：解：（1）驱动方程及触发器的时钟方程为）驱动方程及触发器的时钟方程为 5.3 时序逻辑电路的分析时序逻辑电路的分析 nnqcpqcpcpcp12010，第五章第五章 时序逻辑电路时序逻辑电路 63d d触发器的特性方程：触发器的特性

41、方程：dqn1(2)求状态方程：求状态方程：5.3 时序逻辑电路的分析时序逻辑电路的分析 nnnqdqdqd221100，nnqcpqcpcpcp12010，12212011110010qqdqqqdqcpqdqnnnnnn第五章第五章 时序逻辑电路时序逻辑电路 64(3) 状态真值表状态真值表5.3 时序逻辑电路的分析时序逻辑电路的分析 12120111010,qqqqqqcpqqnnnnnnnnqcpqcpcpcp12010，第五章第五章 时序逻辑电路时序逻辑电路 65(5) 电路功能电路功能 由状态图可以看出，在时钟脉冲由状态图可以看出，在时钟脉冲cp的作用下，的作用下，电路的电路的8个

42、状态按递减规律循环变化，即：个状态按递减规律循环变化，即：000111110101100011010001000 电路具有递减计数功能，是一个电路具有递减计数功能，是一个异步异步3位二进制位二进制减法计数器减法计数器，可以自启动可以自启动。(4)画出状态图画出状态图5.3 时序逻辑电路的分析时序逻辑电路的分析 第五章第五章 时序逻辑电路时序逻辑电路 66作业作业5.12 5.13 第五章第五章 时序逻辑电路时序逻辑电路 67时序逻辑电路时序逻辑电路同步时序逻辑电路同步时序逻辑电路异步时序逻辑电路异步时序逻辑电路 所有触发器的时钟输入端都所有触发器的时钟输入端都与同一个时钟脉冲源相连。与同一个时

43、钟脉冲源相连。 并非并非所有触发器的时钟输入所有触发器的时钟输入端都与同一个时钟脉冲源相连。端都与同一个时钟脉冲源相连。5.3 时序逻辑电路的分析时序逻辑电路的分析第五章第五章 时序逻辑电路时序逻辑电路 681. 从给定的逻辑图中，写出每个触发器的从给定的逻辑图中，写出每个触发器的驱动方程驱动方程及电路的及电路的输出方程；输出方程；2. 求电路的求电路的状态方程状态方程；3.由状态方程、输出方程列出由状态方程、输出方程列出状态转换表状态转换表；5. 根据状态转换图或时序波形图根据状态转换图或时序波形图分析逻辑功能分析逻辑功能。 4.画出画出完整的完整的状态转换图状态转换图或或时序波形图时序波形

44、图； 5.3.1同步时序逻辑电路分析的步骤同步时序逻辑电路分析的步骤第五章第五章 时序逻辑电路时序逻辑电路 69例例3：分析下图所示异步时序逻辑电路的逻辑功能。分析下图所示异步时序逻辑电路的逻辑功能。 异步时序电路异步时序电路没有统一的没有统一的时钟信号，时钟信号，因此，在分析异步时序电路时，因此，在分析异步时序电路时，必须注意必须注意各触发器的时钟信号各触发器的时钟信号。5.3.2 异步时序逻辑电路的分析方法异步时序逻辑电路的分析方法q1jcpq1 cpff1q2 jcpq2ff2z& jcpq3q3ff3kkk 第五章第五章 时序逻辑电路时序逻辑电路 70具有自启动能力具有自启动能

45、力异步五进制加法计数器异步五进制加法计数器q3q2q1 / z000001 / 0010 / 0011 / 0100 / 0 /1101 / 1110 / 1111 /1第五章第五章 时序逻辑电路时序逻辑电路 715.5 常用时序逻辑集成模块及其应用常用时序逻辑集成模块及其应用 常用的时序逻辑电路有常用的时序逻辑电路有: 数码寄存器、数码寄存器、移位寄存器、移位寄存器、计数器、计数器、顺序脉冲发生器顺序脉冲发生器及序列列信号发生器及序列列信号发生器等。等。5.5.1 数码寄存器数码寄存器 数码寄存器是存放数码寄存器是存放0、1数码的逻辑部件，数码的逻辑部件，它具有它具有接受数码和寄存数码接受数

46、码和寄存数码的功能。的功能。 触发器有触发器有两个两个稳定状态，所以一个触发稳定状态，所以一个触发器可以寄存器可以寄存1位二进制数。位二进制数。 n个触发器可以构个触发器可以构成存放成存放n位二进制数的位二进制数的数码寄存器。数码寄存器。5.5 常用时序逻辑集成模块及其应用常用时序逻辑集成模块及其应用 第五章第五章 时序逻辑电路时序逻辑电路 72dq0q0rddq1q1rddq2q2rddq3q3rdcpcrd0d1d2d31、异步异步清零清零cr =0q0 、q1、 q2、q3均为均为0cr =1清清0 0端无效，触发器端无效，触发器正常正常工作工作2、送数、送数cr =1cp且且实现送数实

47、现送数q0n+1=d0 q1n+1=d1 q2n+1=d2 q3n+1=d3 3、保持、保持cr =1无无cp时时且且触发器处于保持状态触发器处于保持状态5.5 常用时序逻辑集成模块及其应用常用时序逻辑集成模块及其应用 第五章第五章 时序逻辑电路时序逻辑电路 73dq0q0rddq1q1rddq2q2rddq3q3rdcpcrd0d1d2d3cs并行输入、并行输出并行输入、并行输出5.5 常用时序逻辑集成模块及其应用常用时序逻辑集成模块及其应用 第五章第五章 时序逻辑电路时序逻辑电路 745.5.2 移位寄存器移位寄存器 移位寄存器除了具有寄存数码的功能外，移位寄存器除了具有寄存数码的功能外，

48、还有移位功能。所谓移位就是在移位命令作用还有移位功能。所谓移位就是在移位命令作用下，能够把寄存器中的数码依次向左或向右移下，能够把寄存器中的数码依次向左或向右移动一位。能执行移位操作的寄存器称为动一位。能执行移位操作的寄存器称为移位寄移位寄存器存器(shift register)。1. 单向移位寄存器单向移位寄存器 下图为用下图为用d触发器构成的右移移位寄存器触发器构成的右移移位寄存器5.5 常用时序逻辑集成模块及其应用常用时序逻辑集成模块及其应用 第五章第五章 时序逻辑电路时序逻辑电路 75dcpq0dir dcpq1 dcpq2 dcpq3 cpff0ff1ff2ff3q3驱动方程：驱动方

49、程：nqd01nqd12nqd23d0= dird触发器的特性方程触发器的特性方程:qn+1=dp191 图图5.5.35.5 常用时序逻辑集成模块及其应用常用时序逻辑集成模块及其应用 irndq10nnqq011nnqq112nnqq213第五章第五章 时序逻辑电路时序逻辑电路 76irndq10nnqq011nnqq112nnqq213状态表状态表(假设初始状态为假设初始状态为“0 0 0 0”)串行输入串行输入dir cp的顺序的顺序q0 q1 q2 q31000010010101101dcpq0dirdcpq1dcpq2dcpq3cpff0ff1ff2ff3q3串行输入串行输入并并 行

50、行 输输 出出串行输出串行输出5.5 常用时序逻辑集成模块及其应用常用时序逻辑集成模块及其应用 11021314第五章第五章 时序逻辑电路时序逻辑电路 772. 双向移位寄存器双向移位寄存器00110110110010003612左移一位相当于乘以左移一位相当于乘以211000110001100011263右移一位相当于除以右移一位相当于除以2左左 移移右右 移移p193 图图5.5.600100001000000115.5 常用时序逻辑集成模块及其应用常用时序逻辑集成模块及其应用 第五章第五章 时序逻辑电路时序逻辑电路 783. 4位双向移位寄存器集成电路位双向移位寄存器集成电路74ls19

51、4vccq0q1q2q3s1s0cp16151413121110913456782q0q1q2q3cp s1s0rddild3d2d1d0dirdirdilrdgnd74ls194右移右移串行串行输入输入左移左移串行串行输入输入并并 行行 输输 入入d0d1d2d35.5 常用时序逻辑集成模块及其应用常用时序逻辑集成模块及其应用 第五章第五章 时序逻辑电路时序逻辑电路 79(1) 异步清零异步清零 = 0，实现异步置，实现异步置0。(2) cp工作模式在工作模式在 =1的前提下的前提下，根据工作方式根据工作方式控制信号控制信号s1s0（即数据选择器的地址输入端）的四即数据选择器的地址输入端）的

52、四种不同取值组合，在种不同取值组合，在cp上升沿作用下，实现四种上升沿作用下，实现四种不同操作：不同操作：s1s0 = 00 时，保持时，保持; s1s0 = 01 时，右移时，右移;s1s0 = 10 时，左移时，左移; s1s0 = 11 时，并行置数。时，并行置数。drdrdilrds1s0dir 74ls194cpd0 d1 d2 d3q0 q1 q2 q35.5 常用时序逻辑集成模块及其应用常用时序逻辑集成模块及其应用 第五章第五章 时序逻辑电路时序逻辑电路 80 计数器计数器就是实现就是实现“计数计数”操作的时序逻辑电路。操作的时序逻辑电路。典型的数字系统几乎都包含有计数器。计数器

53、不典型的数字系统几乎都包含有计数器。计数器不仅可以用来计数，也可以用作仅可以用来计数，也可以用作定时、分频定时、分频等。等。按计数脉冲引入的方式按计数脉冲引入的方式: 同步计数器同步计数器, 异步计数器异步计数器按计数进位制分类按计数进位制分类二进制（二进制（2n进制）计数器进制）计数器非二进制计数器非二进制计数器按计数值增减趋势按计数值增减趋势加法计数器加法计数器减法计数器减法计数器可逆计数器可逆计数器5.5.3 计数器计数器(counter)1. 同步计数器同步计数器5.5 常用时序逻辑集成模块及其应用常用时序逻辑集成模块及其应用 第五章第五章 时序逻辑电路时序逻辑电路 81(1) 同步二

54、进制计数器同步二进制计数器q2z jkcpq1&jkcpjkq0& &cp cp驱动方程：驱动方程：j0 = k0=1 j1 = k1 =q0nj2 = k2 =q0n q1n特性方程特性方程:状态方程状态方程:nnqq010nnnnnqqqqq101011210210nnnnnnnqqqqqqq12 输出方程输出方程:z=nnnqqq012nnnqkqjq 15.5 常用时序逻辑集成模块及其应用常用时序逻辑集成模块及其应用 第五章第五章 时序逻辑电路时序逻辑电路 82状状态态转转换换表表q0nnnqq010z=nnnqqq012j0 = k0=1j1 = k1 =j2

55、 = k2 =q0n q1nnnnnnqqqqq101011210210nnnnnnnqqqqqqq12nq2nq1nq0 12nq11nq10nq z 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0101010100110011000011110 0 0 0 0 0 0 0 15.5 常用时序逻辑集成模块及其应用常用时序逻辑集成模块及其应用 第五章第五章 时序逻辑电路时序逻辑电路 8300000010010001110000101110111001同步同步三位二进制三位二进制加法计数器加法计数器q2q1q0 / znq2nq1nq0 12nq1

56、1nq10nq z 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0101010100110011000011110 0 0 0 0 0 0 0 1具有自启动能力具有自启动能力5.5 常用时序逻辑集成模块及其应用常用时序逻辑集成模块及其应用 第五章第五章 时序逻辑电路时序逻辑电路 84cpq0q1q2z f f/2 f/4 f/88 分频器分频器 f/85.5 常用时序逻辑集成模块及其应用常用时序逻辑集成模块及其应用 第五章第五章 时序逻辑电路时序逻辑电路 85三位二进制同步可逆计数器三位二进制同步可逆计数器q2q0q0q1q2q1zscp 1jk

57、 &1jkcp&1jkcp&1 cp驱动方程驱动方程nnnnnnqqsqqskjqsqskjkj1010220011001nnnnnnqqqsqqqsz210110p197 图图5.5.115.5 常用时序逻辑集成模块及其应用常用时序逻辑集成模块及其应用 第五章第五章 时序逻辑电路时序逻辑电路 86nnnnnnnnnnnnnnnnnnnnqqqsqqsqqqsqqsqqqsqsqqsqsqqq21010210101210010011010)()()()(驱动方程驱动方程nnnnnnqqsqqskjqsqskjkj1010220011001nnnnnnqqqsqqqsz2

58、10110状态方程状态方程5.5 常用时序逻辑集成模块及其应用常用时序逻辑集成模块及其应用 第五章第五章 时序逻辑电路时序逻辑电路 871000 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 10001nq2nq1nq012nq11nq10nq s z1010101010101010 10 01 10 01 01 11 01 10 1 0 0 0 0 1 1 1 0 0 0 1 1 1 1

59、000000000状态转换表状态转换表5.5 常用时序逻辑集成模块及其应用常用时序逻辑集成模块及其应用 第五章第五章 时序逻辑电路时序逻辑电路 88s=1时状态图如下图所示：时状态图如下图所示： 0001/00011/00101/0011 1/01111/01101/01011/01001/1s=1 三位二进制加法三位二进制加法计数计数器器q2q1q0 x/ z5.5 常用时序逻辑集成模块及其应用常用时序逻辑集成模块及其应用 第五章第五章 时序逻辑电路时序逻辑电路 89s=0时状态图如下图所示：时状态图如下图所示： 0000/00010/00100/00110/01110/01100/0101

60、0/0100 0/1s=0 三位二进制减法三位二进制减法计数计数器器q2q1q0x / z5.5 常用时序逻辑集成模块及其应用常用时序逻辑集成模块及其应用 第五章第五章 时序逻辑电路时序逻辑电路 90状态图如下图所示：状态图如下图所示： 0001/00/00011/00/00101/00/0011 1/00/01110/01/01100/01/01010/01/01001/1 0/1s=0 三位二进制减法计数器三位二进制减法计数器s=1 三位二进制加法三位二进制加法计数计数器器q2q1q0x / z 三位二进制可逆三位二进制可逆计数计数器器5.5 常用时序逻辑集成模块及其应用常用时序逻辑集成模块及其应用 第五章第五章 时序逻辑电路时序逻辑电路 91 为了增加电路的功能和使用的灵活性，在实为了增加电路的功能和使用的灵活性，在实际计数器的芯片中，还增加了一些控制电路。际计数器的芯片中，还增加了一些控制电路。 中规模集成的中规模集成的4 4位同步二进制加法计数器