基于电感电容振荡器的电荷泵锁相环的设计解读

1、集成 电 路设计 与应 用 IC Design and ApplicationDOI :10. 3969/j.iss n. 1003 353x. 2011.06. 00936No. 6451基金项目：国家重大专项资助项目（2009ZX03007-002-03 ;国家 自然科 学基金 资助项目（60801045基于电感电容振荡器的电荷泵锁相环的设计袁莉，周玉梅，张锋（中国科学院 微电子研究所，北京 100029摘要：设计并实现了一种采用电感电容振荡器的电荷泵锁相环,分析 了锁相环中鉴频/鉴相器（PFD、电荷泵（CP、环路滤波器（LP、电感电 容压控振荡器（VCO 的电路结构和设计考虑。锁相环芯片

2、采用 0. 13 卩 m MS & RF CMOS 工艺制 造。测试结果表明，锁相环锁定的 频率为 5. 6 6. 9GHz。在6. 25GHz时，参考杂散为51.57dBc ; 1MHz频 偏处相位噪声为98. 35dBc /Hz; 10MHz频偏处相位噪声 为120. 3dBc /Hz;在 1.2V /3.3V 电源电压 下，锁相环的功耗为 51.6mW。芯片总面积为 1. 334mm 2。关键词：锁相环；电感电容振荡器；电荷泵；鉴频鉴相器；环路滤波器中图分类号:TN752; TN432文献标识码:A文章 编 号:1003 353X(2011 06 - 0451 04Desig n

3、 of Charge Pump PLL with LC VCOYuan Li , Zhou Yumei , Zhang Feng(Institute of Microelectronics , Chinese Academy of Sciences , Beijing 100029, Chi naAbstract :A charge pump phase locked loop (PLL with LC voltage con trolled oscillator(VCO was presented The circuit structures of the frequency /phased

4、etector , chargepump , loop filter and LC VCO were analyzed and the design consideration was give n.The chip was fabricated in 0. 13& RmCMBOS tech no logy.The testresults show that the PLL operates at 5. 6. 9GHz ,and the phase n oise o 98. 35dBc /Hzat 1MHz offset and 120. 3dBc /Hzat10MHz offset

5、is achieved. When the frequency is 6. 25GHz , the reference spur i 51.57dBc. The PLL chip occupies 1.334mm 2, exhibites a power consumption of 51.6mW at1.2V /3.3 V power supply.Key words :phase locked loop ; LC oscillator ; charge pump ; freque ncy/phasedetector ; loop filter EEACC :1230B ; 2570D0 引

6、言近年来，随着集成电路性能的不断提高和网络技术的日益发展，数据交换量越来越大,数据传输速率越来越高，高 速数据通信系统对时钟的性能要求也日益提高。在高速串行通信系统 中，通常利用锁相环来为高速串行接口的发送器和接收器提供精确的时 钟信号。锁相环是高速串行收发器中一个非常重要的模块，其时钟信号的抖动会直接转化为串行数据的抖动和 接收端采样时钟的抖动。因此，锁相环性能直接影响到发送器的速度 和抖动、接收器的误码率等重要指标。常用的压控振荡器有环形振荡器和电感电容振荡器两种。采用环形 振荡器的电荷泵锁相环很难工作到数吉赫兹，而且环形振荡器的开关非 线性效应很强，受电源/地的噪声影响很明显，相位噪声性

7、能较差。本 文采用互补差分驱动结构的电感电容振荡器，实现了一款高频率宽工作范围的电荷泵锁相环。袁莉等：基于电感电容振荡器的电荷泵锁相环的设计366 期2011 年 6 月1电荷泵锁相环的电路设计1. 1锁相环的总体结构锁相环主要包括鉴频/鉴相器（PFD、电荷泵（CP、环路滤波器 （LP、压控振荡器（VCO 和分频器（DIV 等模块,如图 1 所示。图 1 锁相 环总 体结构 Fig. IBIock diagram of PLL锁相环电路在启动时处于 失锁”状态。此时，分频器分频后的输 出频率与参考时钟的频率无关。鉴频/鉴相器比较参考时钟的上升沿 与分频器输出时钟的上升沿之间的相位差，然后将这个

8、相位差信息输 出给电荷泵。电荷泵根据鉴频/鉴相器给出的相位差，控制一定量的 净电荷流入或流出环路滤波器的积分电容，得到一个直流控制电压。 压控振荡器根据直流控制电压的大小调整振荡频率,使分频后的时钟 与输入时钟的频率和相位逐渐趋于一致,锁相环达到锁定”状态。1.2鉴频/鉴相器鉴频/鉴相器比较参考时钟 Fref 和压控振荡器分频反馈时钟 Fdiv 的相 位差，产生用来控制电荷泵上下电流开关的 UP /DW 信号，如图 2（a 所示1。当输入相位差在-2n2 时,鉴频/鉴相器的 UP /DW 信号脉冲宽度与相位差成正比,在锁定过程中使压控振 荡器振荡频率逐渐逼近锁定范围。当 Fref 和 Fdiv

9、 的相位差很小时，如果 鉴频/鉴相器的输出脉冲过窄，那么电荷泵不能完全打开,环路增益降 为零，锁相环相位不能锁定；如果鉴频/鉴相器的输出脉冲过宽，则会有 过多的电荷泵噪声注入环路滤波器。为了避免死区，可以通过在复位路 径上添加延时电路，保证输入相位差很小时，电荷泵也能够正常工 作。另一方面，复位路径延时会降低鉴频/鉴相器的鉴相范围和最大工 作频率,增加电荷泵的噪声贡献，因此应 该综合考虑鉴频/鉴相器的鉴相 范围、鉴相死区、最大工作频率和噪声贡献，设计复位路径上的延迟 时间。Fref 和 Fdiv 的相位差为零时,鉴频/鉴相器输出的 UP /DW信号仿真 结果如图 2(b 所示。1.3 电荷泵和

10、环路滤波器电荷泵是锁相环中的关键模块，是影响锁相环参考频率杂散水平的主要因素。 电荷泵把 PFD 输入信号的相位差转 换成与其成比例的输出总电荷。鉴频/鉴相器产生的 UP /DW 信号用来 控制电荷泵上下电流的开关,对环路滤波器充电或者放电2。电荷泵电路结构如图 3(a 所示。充电时，UP 和 DWB 为高电平，UPB 和 DW 为低电平，电荷泵通过镜像电流管M P1, M P2 和开关管MP4 对环路滤波器的电容充电。 放电时,UP 和 DWB 为低电平,UPB和 DW 为高电平,电荷泵通过镜像电流管MN1, M N2 和开关管 M N4 对地放电。为了减小上下电流的失配，采用低压共源共 栅

11、电流镜结构，并袁莉等：基于电感电容振荡器的电荷泵锁相环的设计36No. 6453且采用单位增益放大器箝位输出结点 VB 和镜像节点 VF 的电压。 为 了更好地抑制压控振荡器控制电压上的高频成分，减小其纹波，环路 滤波器采用三阶无源滤波器。环路滤波器的参数直接影响锁相环的 系统稳定性和环路带宽。在锁相环系统设计中，分析锁相环的线性模 型和噪声模型,根据参考时钟的频率和系统对建立时间的要求，选择合 适的环路带宽和相位裕度；并综合考虑电荷泵的充放电电流、压控振 荡器的电压调节增益和分频比的大小，进而可以确定环路滤波器中各个 电阻电容的取值。本文的环路滤波器采用片内方式实现，因此也 要充分考虑环路滤

12、 波器中各个器件所占的面积，以及对杂散噪声的贡献，进一步对参数进卜it fii V#匹招膵it龙it Mli mft*帽评聲聽笊俯皑購Wil 电甘电脚序療 alltH半.3 nvr ipqnvp1盘硏甘 vw|ifaJlrlSias-行优化。仿真得到锁相环开环传输函数的带宽为 800kHz ,相位裕度为59. 9?,如图 3(b 所示。1.4电感电容振荡器常用的电感电容振荡器的结构有 单 NMOS 管驱动、NMOS 和 PMOS 互补管驱动，如图 4 所示3 - 5。在相同尾电流的条件下，互补差分驱动结构的电感电容振荡器具 有最好的相噪特性。互补差分结构可以在很大程度上抑制共模噪声的 影响；互

13、补结构输出信号的上升和下降时间基本相等，可以减小振荡器的噪声。本文采用互补差分结构的电感电容振荡器,如图 4(b 所示。VCO 的电 压调节增益 KVCO =d f out /d V Ctrl ,直接反映 VCO 输出频率 f out 对调节 电 压 V Ctrl 的敏感度，并且影响锁相环的增益和稳定性，以及相位噪声性 能。K VCO 越大，相噪特性越差。由于CMOS 工艺的电容、电感具有较 大的绝对偏差，需要 VCO 具有大的频率调节范围。为了使 VCO 兼具较低 的增益和较大的频率调节范围，增加开关电容阵列来调节 VCO 的振荡频 率。交叉耦合晶体管沟道长度选用工艺允许的最小尺寸可以减 小

14、引入 的寄生电容,而适当增加晶体管的沟道长度，可以减小交叉耦合晶体管 的 1/f 噪声，因此根据仿真优化耦合管的尺寸，并注意使 NMOS 晶体管和 PMOS 晶体管的跨导一致。为了降低 VCO的相噪,需要折中设计尾电 流的大小和尺寸，并采取尾电流滤波技术进一步减少尾电流噪声对 VCO 相位噪声的贡献。袁莉等：基于电感电容振荡器的电荷泵锁相环的设计366 期 2011 年 6 月图 5 是仿真得到的电感电容振荡器的 f-V 曲线 图 5 电感电容振荡器的 f-V 仿真曲线Fig. 5Simulation f-V curves of LC VCO2 版图设计和整体仿真结果锁相环的版图设计对其性能至

15、关重要。在版图设计时，应充分考虑到电源分配、各模块布局、模拟和数字电路的划分等因素。对模拟和数字电路采用单独的电源和地,尽量使用高层金属来分布电源网络，并且添加去耦电容滤除电源上的高频分量；合理规划版图布局，将互联的模块靠近以减小路径延迟，例如在鉴频/鉴相器和电 荷泵的版图中，保证控制信号 UP , UPB 和 DW , DWB 到达电荷泵开关管栅极的连接路径对称一致；对敏感电路和信号进行 屏蔽”防止串扰；使差分信号线的走线对称一致,保证锁相环高频信号的性能。本文采用 0. 13 卩 m M&RF CMOS 工艺 实现。整个电荷泵锁相环芯片面积为 1.334mm 2,其版图如图 6 所

16、示。图 6 整体芯片版图Fig. 6Layout of PLL chip芯片性能通过在PCB板上绑定裸片的方法进行测试,利用信号分析 仪测试锁相环的频谱特性和相位噪声。 测试结果表明，PLL 锁定的频 率为 5. 6 6. 9GHz。 图 7 所示为 6. 25GHz时，输出信号的频谱曲线和相位噪 声，此 时参考 杂散仅 为51.57dBc , 1MHz 频偏 处相位 噪声 为98.35dBc /Hz, 10MHz 频偏处相位 噪声 为120.3dBc /Hz。3 结论本文采用 0. 13 卩 m M&RF CMOS 工艺设计了一款高频率宽工作范围 的电荷泵锁相环。该锁相环采用互补差分

17、结构的电感电容振荡器。测 试结果表明,锁相环锁定的频率为5. 6 6. 9GHz。在 6. 25GHz 时,参考杂 散仅为51.57dBc ; 1MHz 频偏处相位噪声为98.35dBc /Hz; 10MHz 频偏处 相位噪声为120. 3dBc /Hz;在 1.2V /3.3V 电源电压下,锁相环的功耗为 51. 6mW （不包括输出缓冲器。芯片总面积为 1.334mm 2。（下转第 473 页刘如青等:Ku 波段单片功率放大器设计与制作36No. 6473图 9 输入驻波实测与仿真对比曲线Fig. 9Comparis on of measured curve with simulated

18、cruve of the in put voltage sta ndingwave ratio1由图 7 9 曲线可见：在 12. 5 15. 0GHz 范围内，脉冲饱和输出功率的实测值为 34. 7 35. 5dBm ,实测值较仿真值 低约 0. 3dBm ;实测的功率附加效率为 31% 33. 5%,整体上实测值较仿真 值低 2 5 个百分点；实测输入驻波比小于 2? 1,较仿真值略大。造成这种 差距的主要原因在于：功率单片电路结构比较复杂，元件较多；制作过 程中工艺参数的波动；大信号非线性模型的精度误差；测试时同轴与 微带线之间的转换存在较大插损。5 结论本文所介绍的 Ku 波段功率放大

19、器芯片采用 0. 25 卩 m GaAs PHEM 工 艺制作，芯片在 12. 5 15. OGHz 内，脉冲饱和输出功率大于 34. 7dBm ,功率 附加效率大于 30%,功率增益大于 19. 7dB ,芯片实测的性能指标与仿真结 果比较接近，达到了预期目标。参考文献：1 K0MIAKJ J , WENDELL K , NICHOLS K . High efficiencywide ba nd 6to 18GHz PHEMT power amplifier MMIC C / Proceed ings ofMicrowave Symposium Digest. Washington , US

20、A , 2002:905 907.2 BARNES A R , MOORE M T , ALLENSON M B . A6 18GHz broadba ndhighpowerMMICforEWapplications C / Proceedings of Microwave Symposium Vancouver , CA ,USA ,1997:14291432. 3中国集成电路大全编委会微波集成电路M 北京：国 防 工业 出版社，2000. 4BAHL I , BHARTIA P . Microwave solid state circuitdesig nM . Seco nd Editio

21、 n. USA :John Wiley & Son sI nc , 2002 5李润 旗,李国 定, 陈兆清,等.微波电路 CAD 软件应用技术M .北京：国 防工业 出版,1996. 6ROBERTSONI D , LIUSYSZYNS . RFIC and MMIC designand tech no logy M . London :The In stitutio n of Electrical Engin eers , 2001 .7李效白.砷化镓微波功率场效应晶体管及其集成电路M .北京科学出版社，1998.（收稿日期:2011 02 21作者简介：刘如青（1978,女，河北

22、保定人,工程师，主要从事 GaAs 微波单片集 成 电路设计工作櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶 櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶。（上接第 454 页参考文献1矫逸书高速串行接口关键技术研究D 北京冲科院微电子研究所，2010:90 93. 2LEEJ S , KEEL M S , LIM S I , et al . Charge pump withperfect curre nt match ing characteristics in phase-locked loopsJ . Electronics Letters , 2000, 36(23 :190 1908. 3SOLTANIAN B , FRIEDMAND , RHEE W , et al . Anultra-com