电子科大微电子工艺工艺集成介绍PPT课件

1、9.1 引 言 工艺集成 前面第二八章分别介绍了氧化、扩散/离子注入、淀积、光刻、刻蚀、金属化以及化学机械抛光，这些都是单项工艺，这些单项工艺的组合称为工艺集成。 不同的工艺集成形成了不同的集成电路制造技术。第1页/共81页 硅片制造厂的分区 硅片制造厂分成6个独立的生产区：扩散（包括 氧化、热掺杂等高温工艺）、光刻、刻蚀、薄膜（包括APCVD、 LPCVD、 PECVD、溅射 等）、离子注入和抛光（CMP）。第2页/共81页 CMOS简要工艺流程第3页/共81页 CMOS简要工艺流程（续）第4页/共81页 CMOS简要工艺流程（续）第5页/共81页 本章介绍两种不同的集成电路制造技术 1.

2、基本的46m 双极集成电路工艺技术 2. 先进的0.18m CMOS集成电路工艺技术第6页/共81页9.2 基本的46m双极集成电路工艺技术 工艺流程 备片埋层氧化光刻埋层区薄氧氧化埋层注砷埋层推进外延隔离氧化光刻隔离区隔离扩散基区氧化光刻基区基区注硼基区推进光刻发射区发射区磷扩散光刻引线孔溅射铝光刻铝电极钝化光刻压焊窗合金 中测第7页/共81页 器件剖面图及电路图 简单的放大器 电路 电路器件剖面图第8页/共81页1. 备片：P型硅单晶、单面抛光片、晶向111、 电阻率815.cm2. 埋层氧化 工艺目的： 制作注入掩蔽层 工艺方法：（干湿干）氧化 工艺要求： tox1000nm左右第9页/

3、共81页3. 光刻埋层区 工艺目的：定义隐埋层注入区 工艺方法：光刻8步骤（HMDS气相成底膜、涂胶、软烘、对准曝光、曝光后烘焙、显影、坚膜、检查）、湿法刻蚀、湿法去胶 工艺要求：边缘整齐、无针孔、无小岛第10页/共81页4. 薄氧氧化 工艺目的：制作注入屏蔽氧化层，用于减小注入 损伤及沟道效应 。 工艺方法：干氧氧化 工艺要求： tox25nm左右第11页/共81页5. 隐埋层As注入： 注入能量：100KEV 注入剂量：4.0E15（4.01015 ions/cm2） 第12页/共81页6. 隐埋层推进、退火： 工艺目的：获得合适的掺杂浓度分布和薄层电阻 以及杂质的电激活 工艺方法：N2/

4、O2气氛高温退火 工艺要求：R20/ 左右 第13页/共81页 埋层区版图及剖面图第14页/共81页 隐埋层的作用： a. 减小集电极串联电阻 b. 减小寄生PNP管的影响 对隐埋层杂质的要求： a. 杂质固溶度大 b. 高温时在Si中的扩散系数小，以减小上推 c. 与衬底晶格匹配好，以减小应力第15页/共81页7. 外延淀积 工艺目的：形成电阻率和厚度符合要求的NPN晶体 管集电区；方便PN隔离。 工艺方法：硅气相外延生长VPE 第16页/共81页 8. 隔离氧化：tox600nm左右，做隔离扩散的掩蔽层。 9. 光刻隔离区：定义隔离区域。刻蚀、湿法去胶。第17页/共81页 隔离区版图及剖面

5、图第18页/共81页 10. 隔离扩散 工艺目的：制作独立的硅岛以形成电路元件间 的电气隔离。 工艺方法：B2O3乳胶源扩散 工艺要求：检测隔离岛对衬底的击穿电压 第19页/共81页11. 基区氧化 工艺目的：获得高质量的器件表面保护层 工艺方法：去除硅片上的隔离氧化层、硅片清洗 （干湿干）高温氧化 工艺要求：tox450nm左右第20页/共81页12. 光刻基区 工艺目的：定义晶体管的基极注入区及电阻注入 区。 工艺方法：湿法腐蚀、不去胶 工艺要求：同埋层光刻第21页/共81页13. 基区硼注入 工艺目的：形成NPN晶体管的基区及扩散电阻 注入能量：60KEV 注入剂量：4.0E14第22页

6、/共81页 基区 版图及 剖面图第23页/共81页14. 基区推进 工艺目的：获得合适的基区掺杂浓度分布、方块 电阻和结深，注入杂质的电激活。 推进的作用：注入杂质电激活 符合要求的掺杂分布 生长一定厚度的二氧化硅以掩蔽 后续的磷扩散。 工艺方法： （干湿干）高温推进 工艺要求： R200/左右 ，Xj = 3m左右 第24页/共81页 基区剖面图第25页/共81页15. 光刻发射区：定义晶体管的发射极扩散区、集电 极接触区以及隔离岛N接触区。16. 发射区扩散： 工艺目的：形成NPN晶体管的发射区、集电极接 触区以及隔离岛N接触区。 扩散方法：预扩散：POCl3源扩散 再分布及氧化：（干湿干

7、）高温 工艺要求：HFE100200倍 BVCEO= 10 30V第26页/共81页 光刻发射区和发射区扩散剖面图第27页/共81页 发射区版图及发射区扩散剖面图第28页/共81页17. 光刻引线孔 工艺目的：在晶体管的基区、发射区、集电区、 电阻区以及隔离区等开出窗口以便引出金属布线。 工艺方法：湿法腐蚀、湿法去胶第29页/共81页 引线孔版图及剖面图第30页/共81页18. 溅射铝 工艺目的：制作电路元器件的金属电极 工艺方法：溅射材料AlCu（1），磁控溅射 工艺要求：厚度1.5m左右第31页/共81页19. 光刻铝电极 工艺目的：形成电路的金属互连线 工艺方法：涂厚胶，用Cl基气体干法

8、RIE刻蚀， 干法氧等离子体去胶。第32页/共81页 铝电极版图及器件剖面图第33页/共81页 20. 钝化 工艺目的：保护电路器件表面 钝化层的作用：防止金属线划伤、表 面吸潮、 表面沾污。 工艺方法：PECVD生长氧化硅和氮化硅复合介质 工艺要求：tox400nm左右、tSiN600nm左右。第34页/共81页 21. 光刻压焊窗 工艺目的：开出金属电极窗口以便压焊键合 工艺方法：涂厚胶，干法刻蚀，干法去胶第35页/共81页 光刻压焊窗版图第36页/共81页 22. 合金 工艺目的：金属与器件有源区形成良好的欧姆 接触 。 工艺方法：在合金炉中进行， 温度450 480 ，时间30min（

9、N2H2） 23. 中测 工艺目的：电路参数测试，合格电路芯片拣选 工艺方法：Probe探针台测试。第37页/共81页 电路器件剖面图及电路图 简单的放大器 电路 电路器件剖面图第38页/共81页9.3 先进的0.18m CMOS集成电路工艺技术 1. 双阱工艺 2. 浅槽隔离工艺 3. 多晶硅栅结构工艺 4. 轻掺杂漏（LDD）工艺 5. 侧墙形成工艺 6. 源/漏（S/D）注入工艺 7. 接触形成工艺第39页/共81页 8. 局部互连工艺 9. 通孔1和金属塞1的形成 10. 金属1互连的形成 11. 通孔2和金属塞2的形成 12. 金属2互连的形成 13. 制作金属3直到制作压点及合金

10、14. 参数测试第40页/共81页 1. 双阱工艺 N阱的形成步骤 1. 外延生长：8英寸、P外延/P衬底、外延层厚 度约5.0m、片厚约2.0mm 2. 薄氧氧化：厚度150 作用 表面保护以免沾污减小注入损伤有助于减轻注入沟道效应 第41页/共81页 3. 第一次光刻：光刻N阱注入区，不去胶，光刻胶阻挡注入。 4. N阱磷注入（连续三次）：倒掺杂注入以减小CMOS器件的闭锁效应，能量高200KEV、结深1.0m左右中等能量注入以保证源漏击穿电压小剂量注入以调整阈值电压。 5. 退火 作用杂质再分布修复注入损伤注入杂质电激活第42页/共81页 P阱的形成步骤 1. 第二次光刻（用N阱的反版）

11、：光刻P阱注入区，不去胶。 2. P阱硼注入（连续三次） ：倒掺杂注入以减小CMOS器件的闭锁效应，结深1.0m左右中等能量注入以保证源漏击穿电压小剂量注入以调整阈值电压。第43页/共81页 3. 退火 作用同“N阱的形成”。 形成N阱和P阱的工艺目的：确定PMOS和NMOS管的有源区（即源区、栅区和漏区）。第44页/共81页2. 浅槽隔离工艺 局域氧化LOCOS隔离的缺点 LOCOS隔离技术存在鸟嘴，浪费有源区面积影响集成度 横向尺寸不能精确控制。第45页/共81页 2. 浅槽隔离工艺 浅槽隔离STI（Shallow Trench Isolation）工艺目的：把硅片上的各个晶体管进行电隔离

12、。 STI槽刻蚀步骤1. 薄氧生长：厚度150 作用：在去掉上面氮化硅时保护有源区以防被腐蚀。第46页/共81页2. 氮化硅淀积：LPCVD淀积，作用：做CMP的阻挡层，保护有源区免受CMP的过度抛光3. 第三次光刻：光刻浅槽隔离区4. STI槽刻蚀：RIE刻蚀，槽深1.0m左右第47页/共81页 STI氧化物填充步骤1. 沟槽衬垫氧化硅生长：厚度150 作用：改善硅与沟槽填充氧化物之间的界面特性。2. 沟槽CVD氧化物填充：LPCVD方法第48页/共81页 STI氧化层抛光氮化物去除步骤1. 沟槽氧化物抛光CMP2. 氮化硅去除：热磷酸煮第49页/共81页3. 多晶硅栅结构工艺 该工艺是工艺

13、流程中的最关键工艺！因为它包括最薄、质量最好的栅氧化层的热生长！多晶硅栅的线宽是整个硅片上的特征尺寸！1. 栅氧化层的生长：厚度2050 ，形成MOS管的栅电极介质2. 多晶硅淀积：LPCVD法，厚度5000第50页/共81页 多晶硅掺杂：也可以原位掺杂，作用：形成导电的栅电极3. 第四次光刻：光刻多晶硅栅，DUV深紫外步进式光刻机曝光，多晶硅上涂抗反射层（ARC），随后进行特征尺寸、套刻精度、缺陷等质量检查。4. 多晶硅栅刻蚀：用最好的RIE刻蚀机，保证垂直的侧壁 注意：从栅氧生长到多晶硅要连续进行以免硅片沾污等其它问题第51页/共81页 4. 轻掺杂漏（LDD）工艺 轻掺杂漏（LDD）工艺

14、目的：减小源漏间的穿通和沟道漏电，提高源漏击穿电压。1. 第五次光刻：光刻NLDD注入区，不去胶。2. NLDD注入：低能量注入As，As的作用分子量大利于表面非晶化，慢扩散杂质在后续的热处理中利于维持浅结第52页/共81页 P轻掺杂漏注入步骤1. 第六次光刻：光刻PLDD注入区，不去胶2. PLDD注入：低能量注入BF2， BF2的作用比硼的分子量大利于表面非晶化，比硼的扩散系数低在后续的热处理中利于维持浅结第53页/共81页 5. 侧墙形成工艺 侧墙工艺目的：侧墙用来环绕多晶硅栅侧壁掩蔽大剂量的S/D注入以免其接近沟道导致源漏穿通。1. 淀积二氧化硅：LPCVD法，厚度1000 2. 二氧

15、化硅反刻第54页/共81页 6. 源/漏（S/D）注入工艺 N源漏注入步骤1. 第七次光刻：光刻N源/漏注入区，不去胶2. N源/漏注入: 中等剂量注As第55页/共81页 P源漏注入步骤1. 第八次光刻：光刻P源/漏注入区，不去胶2. P源/漏注入: 中等剂量注硼3. 退火：快速热退火RTP，温度1000，时间几秒， RTP的作用：减小注入深度的推进，其它同普通的热退火第56页/共81页 7. 接触形成工艺 接触形成工艺目的：在硅片所有的有源区上形成金属接触使硅和随后淀积的导电材料更紧密的结合，降低欧姆接触电阻。第57页/共81页 钛金属接触的主要步骤1. 钛淀积：溅射钛2. 退火：700以

16、上形成硅化钛TiSi2，硅化钛的电阻率比钛低很多3. 刻蚀金属钛：湿法腐蚀未反应的Ti，所有有源区上都保留TiSi2 钛Ti的优点：使硅和随后淀积的金属紧密地结合Ti的电阻率低，且与硅反应生成TiSi2的电阻率更低。第58页/共81页8. 局部互连工艺 局部互连LI（Local Interconnect）工艺目的：形成金属布线与器件之间的连接。该工艺称为大马士革。 形成局部互连氧化硅介质的步骤1. 淀积氮化硅：PECVD法，作用：保护有源区以防后续掺杂二氧化硅中的杂质向有源区扩散。第59页/共81页2. 掺杂二氧化硅BPSG的淀积：PECVD或HDCVD法，快速热退火：使BPSG回流3. 二氧

17、化硅抛光CMP：抛光后氧化层的厚度约80004. 第九次光刻：光刻局部互连区（引线孔），局部互连区刻蚀第60页/共81页 制作局部互连金属的步骤1. 金属钛Ti的淀积：溅射Ti，作用：充当钨与二氧化硅的粘合剂第61页/共81页2. 氮化钛TiN淀积：与Ti溅射使用一台设备，在溅射Ti后不出工艺腔直接溅射TiN，氮化钛就是阻挡层金属 阻挡层金属形成的工艺目的：阻挡后续淀积的金属钨的扩散，提高器件的可靠性3. 钨淀积：CVD法，钨的作用比溅射铝有更好的孔填充，形成钨塞；具有良好的磨抛特性4. 钨磨抛第62页/共81页 局部互连LI 工艺大马士革第63页/共81页 9. 通孔1和金属塞1的形成 层间

18、介质ILD（InterLayer Dielectric）的作用：做为各层金属之间以及第一层金属与硅之间的绝缘介质材料以隔离各层金属、多晶硅或硅导电层。 制作通孔1的主要步骤第64页/共81页1. 第一层层间介质氧化物的淀积：APCVD或PECVD法2. 第一层层间介质CMP：抛光后氧化层的厚度约80003. 第十次光刻：光刻通孔1，通孔1的刻蚀第65页/共81页 制作金属塞1的主要步骤金属塞的作用：完成金属线之间的电连接。1. 金属钛Ti的淀积：溅射Ti2. 氮化钛TiN淀积：在溅射Ti后不出工艺腔直接溅射TiN3. 钨淀积：CVD法4. 钨磨抛第66页/共81页 钨互连LI和钨塞的SEM照片

19、第67页/共81页 10. 金属1互连的形成 制作金属1互连的步骤1. 金属钛阻挡层淀积：溅射Ti，此步Ti的作用在钨塞与后续铝金属之间有良好的粘合；提高金属叠加结构的稳定性第68页/共81页2. 淀积铝铜合金AlCu（1）3. 淀积氮化钛TiN：溅射法，作用：充当光刻中的抗反射层4. 第十一次光刻：光刻金属1，刻蚀金属1第69页/共81页 金属1的SEM照片第70页/共81页11. 通孔2和金属塞2的形成 制作通孔2的主要步骤1. ILD2氧化硅的间隙填充：HDCVD法2. ILD2氧化硅淀积：PECVD法3. ILD2氧化硅抛光 CMP4. 第十二次光刻：光刻通孔2，通孔2的刻蚀第71页/共81页 制作金属塞2的主要步骤1. 金属钛Ti的淀积：溅射Ti2. 氮化钛TiN淀积：