南理工电工电子综合实验报告优秀

1、电工电子综合试验（） 数字计时器 2013.9.17 目录一、 实验内容及要求3二、 基本电路原理32.1时钟信号发生电路42.2计时电路42.3译码显示电路42.4报时电路42.5校分电路42.6清零电路5三、实验选用元器件53.1 NE555集成电路53.2 CD4040分频器 83.3 CD4511译码器 93.4 CD4518计数器123.5 74LS74143.6 74LS00173.7 74LS20173.8 74LS21173.9 七段数码管183.10 电阻183.11 电容18四、分部电路设计184.1脉冲发生电路184.2计时电路194.3译码显示电路214.4报时电路22

2、4.5校分电路234.6清零电路24五：实验总结与体会25六：参考文献27七、附录28引脚接线总图28逻辑原理总图29 数字计时器一、 实验内容及要求设计内容简介：进行小型数字系统设计，要求设计一个数字计时器，完成0分00秒59分59秒的计时功能，并具有开机清零、分钟校分、整点报时功能。设计要求：1、四位BCD码译码显示电路2、秒脉冲发生器电路，为计时器提供秒脉冲，为报时电路提供驱动蜂鸣器的脉冲信号。3、六十进制计数器电路4、整点报时电路（设计要求：59分53秒、59分55秒、59分57秒报时低频声，59分59秒报时高频声）5、校分、清零电路(设计要求：校分电路要防抖动，清零电路任意状态可以清

3、零)6、连接1至5各项设计电路实现一小时整点报时的电子计时器电路总体设计要求：（1）设计正确（2）布局合理（3）排线整齐（4）功能齐全二、基本电路原理电子计时器由计时电路、译码显示电路、脉冲发生电路、报时电路、校分电路、清零电路这六个部分组成的，其中校分电路、清零电路和报时电路为控制电路部分。具体的原理框图如下：下面对计时器的工作原理按其组成进行简单说明：2.1 脉冲发生电路脉冲发生电路是为计时器提供计数脉冲的，因为是计时器，所以需要产生1Hz的脉冲信号。这里采用NE555集成电路和分频器CD4040构成。2.2计时电路计时电路钟的计数器，可以采用二-十进制加法计数器CD4518实现。60秒向

4、分位进一位，将分和秒的个位、十位分别在七段数码显示器上显示出来，从0分0秒到59分59秒，然后重新清零计数。2.3译码显示电路译码器可以采用CD4511通过150电阻来驱动共阴极显示器。将分和秒的个位、十位分别在七段数码显示器上显示出来。2.4报时电路电路每小时进行一次报时，从59分53秒开始报时，每隔一秒发一声，共三声低音、一声高音，且要求59分53秒、59分55秒、59分57秒为低音，59分59秒为高音，即为“嘀”、“嘀”、“嘀”、 “嗒”实际上，需要在某一时刻报时，就将该时刻输出为“1”的信号作为触发信号，选通报时脉冲信号，进行报时即可。2.5校分电路电路中存在一个校风开关，当开关打到高

5、电位“正常”档时，计数器正常计数；当开关打到低电位“校分”档时，分计数器进行快速校分，分计数器可以不受秒计数器的进位信号控制，而选通一个频率较快的校分信号进行校分。而秒计数器保持。在任何时候，拨动校分开关，可以进行快速校分。即令计时器分为快速计数，而秒位保持。2.6清零电路 电路中存在一个清零开关，当开关打到高电位“正常”档时，电路正常进行计数。当开关打到低电位“清零”档时，在任何时刻，都可以进行计数器的清零。二、 实验选用元器件选用器材 元件数量CD4040 1CD4518 2CD4511 4NE555 174LS00 374LS20 174LS21 274LS74 10.047F电容 11

6、k电阻 13K电阻 1150电阻 4数码管 4蜂鸣器 1开关 23.1 NE555集成电路NE555是在电子科技行业广为应用的一种集成电路，用途十分广泛。在本电路中，构成时钟发生器，是整个电路的核心。其内部结构如下图所示。其中引脚1为接地端，引脚2和引脚6为输入端，引脚3为输出端，引脚4为复位清零端，引脚5为调整端（通常空置或通过一个电容接地），引脚7位放电端，引脚8为电源。NE555外观图如下：NE555内部结构图如下：NE555引脚图如下:NE555功能表如下：(引脚4 )Vi1(引脚6)Vi2(引脚2)VO(引脚3)0××01> > 01< <

7、 11< > 不变当将NE555连结成如下图所示的自激多谐振荡电路时，输出端为周期矩形波。输出矩形波周期：tp1cln31.1RCtp2 fdln20.7R2C Ttp1tp20.7（R12R2）C将图中电阻和电容的数值代入上式，可得T=0.228ms，即。在经过CD4040的分频之后，即可得到频率大约为1Hz的时钟信号。3.2 CD4040分频器CD4040是一种常用的12分频集成电路。当在输入端输入某一频率的方波信号时，其12个输出端的输出信号分别为该输入信号频率的2-12-12，在电路中利用其与NE555组合构成脉冲发生电路。CD4040外观图如下：CD4040内部结构如下图

8、所示：CD4040引脚图如下：其中VDD为电源输入端，VSS为接地端，CP端为输入端，CR为清零端，Q1Q12为输出端，其输出信号频率分别为输入信号频率的Hz。将图2.3所示电路的输出端接至CD4040的输入端，则可以在Q12输出端得到频率大致为1Hz的方波信号。可以利用其为电子钟的计时信号。另外，在Q11、Q3、Q2三个输出端得到频率大致为2Hz、500Hz和1kHz的信号，这三个信号在后面介绍的电路中还要用到。3.3 CD4511译码器CD4511是一种8421BCD码向8段数码管各引脚码的转换器。当在其四个输入端输入8421BCD码时，其7个输出端可直接输出供7段数码管使用的信号。CD4

9、511 外观如下所示。CD4511 内部结构如下所示。 CD4511引脚图如下：CD4511功能表如下： 根据CD4511的逻辑功能表可知，当 输入为1而输入为0时其7个输出端分别输出一定的信号。只需将这些信号接入8段数码管相对应的引脚即可使其显示我们所需要的数字。然而实际上我们需要在每个CD4511的阴极和地直接接入一个阻值为150的电阻以防电流过大使数码管烧毁。显示部分电路如图2.11所示。图2.11 显示部分电路图中左侧四个输入端分别连接CD4518的4个输出端。这样8段数码管就可以正常显示计数器所记载的数字编码了。由于电路的显示部分不会出现小数，故8端数码管的小数点引脚悬空。3.4 C

10、D4518计数器CD4518时一种常用的8421BCD码加法计数器。每一片CD4518集成电路中集成了两个相互独立的计数器。CD4518内部结构图下图所示：CD4518引脚图如下：CD4518功能表如下：输入输出CRCPENQ3Q2Q1Q0清零1××0000计数01BCD码加法计数保持0×0保持计数00BCD码加法计数保持01×保持于是，当清零端输入1，EN端为1且CP端输入时钟信号或者EN端输入时钟信号且CP端为0时计数器进行计数。其输出端Q3 Q2 Q1 Q0输出从0000到1001的循环。所以当使用其作为分和秒的个位进行计数时不需对其进行反馈清零，

11、而用其进行分和秒的十位计数时，需要在Q3 Q2 Q1 Q0输出0110时对其进行清零（因为CD4518是异步清零）。下面以秒的计数器为例，说明其电路结构。图中两个集成电路即为1片CD4518所集成的两个计数器。下方（U8B）为个位计数器，上方（U8A）为十位计数器。引脚9始终接高电平，引脚10接 由CD4040所输出的1Hz的时钟信号，每当时钟信号出现下降沿则计数器加1。在此使用EN端为时钟信号控制端而不用CP端是因为在集成电路内部，CP端比EN端多通过一个非门（见图2.7所示），因此若通过CP端接入时钟信号则会因为此非门的存在而增加延时，从而出现误差。接通时钟信号后，输出端引脚Q3Q2Q1Q

12、0开始计数。当输出为1001时需要对十位进位，也就是说，此时需要给控制十位计数的集成电路一个下降沿。考虑Q3端当且仅当输出由1001变为0000时出现下降沿，于是直接将Q3端作为十位计数器的输入时钟信号。在接收到第6个下降沿信号后，十位输出端将由0101变为0110。此时，需要对其进行清零。考虑电路清零模块，使用两个与非门（图中空置的输入端为清零输入端）。当CD4518的4号引脚和5号引脚同时输出1或者清零端输入0时十为被清零。这就使得其在短暂输出0110后立即被清零成0000。同时考虑当且仅当十位输出由0101经过短暂的0110变为0000时Q2输出一个下降沿，于是利用其通过校分电路向分钟位

13、进位。3.5 74LS7474LS74集成电路是一种D触发器。D 触发器可以用两个D 锁存器构成。当时钟信号CLK 为低电平0 时，主锁存器被选通，处于工作状态，从锁存器被封锁，处于保持状态。这是前半拍的工作情况，即输入信号先存入主锁存器中，而不直接影响输出状态。每片74LS74中集成了两个D触发器。由于电路中只需要用到一个D触发器，故假设用到74LS74中的1号触发器。由其功能表可知，当CP端接入时钟，和端接入高电平，D端接入输入信号时，在每个时钟的下降沿时刻输出Q都输出与输入D相同的电平，而输出相反的电平。74LS74外观如下图所示：74LS74内部结构图如下图所示。引脚图如下： 74LS

14、74功能表如下：输入输出CPD清零×01×01置“1”×10×10送“0”11001送“1”11110保持011×保持不允许×00×不确定由于D触发器的输出端只在时钟的上升沿变化，而其他时刻保持上一次的电平，故可以用其构成防颤抖电路，在校分电路中有其应用。其中输出端直接与分计时器的个位时钟端相连接。正常计时状态下，开关连接高电平，此时Q端输出高电平，总输出端的信号与秒的十位进位信号相同。当开关连接低电平时，Q端输出低电平，总输出端输出信号为2Hz的时钟信号。此电路防颤抖的原理在于：当开关在两种状态之间转换时，由于机械振动，在

15、很短的时间中（常为几毫秒）会在高低电平之间来回波动，相应的产生几个上升沿。如果直接将开关的输出端直接连接至分个位的时钟的话，这些上升沿将导致它瞬间跳变几个数值。然而在加上D触发器之后，由于在没有时钟上升沿的时候，输出信号保持，而其时钟频率相对与颤抖频率是很小的，也就是说在开关颤抖过程中触发器的输出是不变的，从而避免了分计数器数值的跳变。3.6 74LS0074LS00是一种十分常见的集成电路，其中集成了4个与非门。74LS00引脚图如下：3.7 74LS2074LS20同样是一种与非门集成电路，与74LS00不同的是它的每个与非门有4个输入端。74LS21引脚图如下：3.8 74LS2174L

16、S20是一种4输入与门集成电路，74LS21引脚图如下：3.9 七段数码管实验中使用的是共阴级8段数码管，其引脚图如下：使用时只需将数码管的两个GND引脚接地，其他引脚通过150电阻与CD4511的相应引脚相连即可。3.10 电阻电路所用的电阻为4色环电阻，阻值为150的电阻共28只、阻值为1k和3k的电阻各1只。色环电阻的读数：3.11 电容时钟发生电路中包含一个电容，电路所用的是陶瓷电容，容值为0.047F。三、 分步电路设计4.1脉冲发生电路脉冲发生电路是为计时器提供计数脉冲的，因为设计的是计时器，所以需要产生1Hz的脉冲信号。这里采用NE555集成电路和分频器CD4040构成。555定

17、时器不仅体积小，而且用它来构成多谐振荡器，波形稳定，上升沿和下降沿小，振幅大，占空比可调，因此越来越广泛地被用作振荡器。而后通过CD4040产生几种频率供后面使用。下面是脉冲发生电路的原理图：其中1HZ频率用于计时器电路，2HZ频率用于校分、清零电路，500HZ和1KHZ用于整点报时电路。实际连线仿真图如下：4.2计时电路计时电路钟的计数器，可以采用二-十进制加法计数器CD4518实现。60秒为1分，将分和秒的个位、十位分别在七段数码显示器上显示出来，从0分0秒到59分59秒，然后重新计数。以下是计时电路的原理图：这部分电路中上半部分对应的是分的十位和个位，下半部分对应的是秒的个位和十位。清零

18、信号最后由清零电路统一提供。秒的个位的CP端和分的个位的EN端都由校分电路提供信号。根据计数特点，在1000时，个位向十位发一个高位信号，但十位不变化，在个位由1001变为0000时，又向十位发了低位信号，十位由0000变为0001，依次计数下去。而由于十位到6时要进行清零，即在0110时进行清零，所以用Q1与Q2与非后再与清零信号与非送到Cr端。个位清零的话直接输入清零信号即可。（注：这里所说的既适用于分，也适用于秒）。实际连线仿真图如下：4.3译码显示电路 信号来自计数器，再通过译码器CD4511，最后利用150电阻来驱动共阴极显示器。以下是它的部分电路图：在这里我只画了一半的电路，另一半

19、和它一样，两者都是从计数器的输出端向CD4511的输入端输入信号，通过译码器4511后再输入到数码管中。这部分原理较为简单，不作过多的分析。（150的电阻是以防电流过大使数码管烧毁）。4.4报时电路电路每小时进行一次报时，从59分53秒开始报时，每隔一秒发一声，共三声低音、一声高音。即59分53秒、59分55秒、59分57秒为低音，59分59秒为高音。实际上，需要在某一时刻报时，就将该时刻输出为“1”的信号作为触发信号，选通报时脉冲信号，进行报时即可。对于这一要求，我们可以列一张表来形象的看出这一性质：时刻分十位分个位秒十位秒个位音高频率m8m7m6m5m4m3m2m1s8s7s6s5s4s3

20、s2s159分53秒0101100101010011低约500Hz59分55秒0101100101010101低约500Hz59分57秒0101100101010111低约500Hz59分59秒0101100101011001高约1000Hz对于分的十位个位和秒的十位，在鸣响的时候给出的信号应该是一样的。所以公示中有共同项m7m5m4m1s7s5,剩下的就是考虑秒个位的区别在s1为1时，s3，s2中有一个为1即发出500HZ的低声鸣响，在s4为1时发出1000HZ的高声鸣响。因此，总结得出公式为： F ，其中F为最后要传到扬声器中的信号,f3为500HZ信号，f4为1KZ的信号。实际连线仿真图

21、如下：4.5校分电路校分电路要实现的功能：电路中存在一个开关，当开关打到“正常”档时，计数器正常计数；当开关打到“校分”档时，分计数器进行快速校分（即分计数器可以不受秒计数器的进位信号控制，而选通一个频率较快的校分信号进行校分），而秒计数器保持。在任何时候，拨动校分开关，可以进行快速校分。即令计时器分为快速计数，而秒位保持。由于D触发器的输出端只在时钟的上升沿变化，而其他时刻保持上一次的电平，故可以用其构成防颤抖电路，在校分电路中有其应用。在电路中添加一个D触发器效果会比较好。 在这里我们采用74LS74 D触发器，它包括了两个触发器，校分电路中用到一个，而清零电路中也可用到一个，可以很好的防

22、抖动。以下是它的原理图：其中输出端直接与分计时器的个位时钟端相连接。正常计时状态下，开关连接高电平，此时Q端输出高电平，总输出端的信号与秒的十位进位信号相同。当开关连接低电平时，Q端输出低电平，总输出端输出信号为2Hz的时钟信号。此电路防颤抖的原理在于：当开关在两种状态之间转换时，由于机械振动，在很短的时间中（常为几毫秒）会在高低电平之间来回波动，相应的产生几个上升沿。如果直接将开关的输出端直接连接至分个位的时钟的话，这些上升沿将导致它瞬间跳变几个数值。然而在加上D触发器之后，由于在没有时钟上升沿的时候，输出信号保持，而其时钟频率相对与颤抖频率是很小的，也就是说在开关颤抖过程中触发器的输出是不

23、变的，从而避免了分计数器数值的跳变。实际连线仿真图如下：4.6清零电路清零电路为了考虑到防抖动，因此在这里也采用触发器来实现。因为前面74LS74还有一端没有用着，正好可以利用剩余的部分接到开关上来实现同步清零。电路图如下：正常状态下，开关打在高电平，电路正常工作。当需要清零时，打到低电平位置，Q端输出低电平，根据前面计时电路的电路图，可以分析出秒和分的十位得以清零。输出高电平，直接输出到4518的Cr端。根据CD4518的功能表当Cr端为高电平时，进行清零。所以秒和分的个位得以清零。实际连线仿真图如下：五、实验总结与体会 这次电工电子综合实验可以说是我进入大学以来做的规模最大的一次综合实验，

24、虽然上学期的数字电路学习的很好，但是第一次面对这么综合的实验还是有点吃力，最后我用了4个小时的时间一鼓作气成功完成了实验，这和很充足的准备和连线时的耐心有着很大的关系。对于这次实验，自己总结了如下几点。首先，要熟悉电路图，对计时器的各种功能进行分析，并且结合上学期所学的数字电路知识及所给的元器件和电路图认真分析个一个部分电路的功能和原理。这是进行以后实验的基础，各个击破，才能很快很高效的完成实验。其次，实验线路连接要有层次，有条理。电路分块搭接，电源，地线首先搭好，各块电路用不同颜色连线加以区别，方便线路检查。连线长短要合适，避免交叉，为拆线带来方便。增强安全意识，电路出现问题迅速断电，避免造

25、成元器件损坏。安装译码电路没什么问题，关键是找准各个管脚的位置，然后还有很重要的事就是限流电阻不能忘记接入。4个电阻排放时得注意位置的合理性，这样后面连线时可以照顾到美观，也可以减少干扰的可能性。这些基础要要按着各个击破的思想，每一块完成后都要分别检验这一块电路的功能，看是否满足要求。再者计数器电路难度不大，正确的分析好进位的特点，选好进位管脚即可，但是由于后面要接入校分和清零电路的信号，所以还得注意一些细节。报时电路虽然很复杂但只要按照所学的数电知识，根据卡诺图或者直接观察得到数字逻辑公式，实现这一功能也是十分简单的。最后是校分和清零电路，要注意它们分别和计数器中哪些端口连接，不能接错，而这

26、一部分电路采用D触发器，巧妙的防止了抖动和实现了任意状态清零。比较有意思。对于这个电路，自己有如下的一点创新的思考，在运用方面，这个电路报时很有规律，那我也可以根据它设计一个工厂工人休息提醒的钟。设计成每过几个小时候自动鸣叫几声，可以先低声，再高声，或者更巧妙些，根据频率的特点，让它发出音乐的优美旋律。这些都可以在本电路上作出改进，而且原理和本电路相似。在电路的改进和比较方面，我想提出几点：1、用晶振代替NE555 来产生高频脉冲信号。经过公式推导可知， 由NE555 构成的多谐振荡器产生脉冲信号的周期为T=（R1+2R2）Cln2 0.7(R1+2R2)C 再经过CD4040 分频器的分频，最终输入CD4518 的计数脉冲不是准确的1Hz 信号。在长时间计数的过程中，会产生偏差。因此，可以采用晶振来消除上述误差。晶振的主要作用在于产生原始时钟频率。例如晶振产生频率为32768Hz，通过15 次二分频后可获得