第15讲 存储器组成、存储器工作原理

1、存储器组成、工作原理存储器组成、工作原理- -学习目标学习目标 (1) (1) 了解半导体存储器的基本特性及其在了解半导体存储器的基本特性及其在 PC PC 中的主要应用。中的主要应用。 (2) (2) 掌握主存储器掌握主存储器管理管理的工作原理及与内存的工作原理及与内存条的组成形式、使用及选购等相关的知识条的组成形式、使用及选购等相关的知识, ,包包括括:DRAM :DRAM 的内部结构及工作原理、提高的内部结构及工作原理、提高DRAMDRAM读读/ /写速度的几种写速度的几种技术技术、内存的奇偶校验与、内存的奇偶校验与 ECCECC内存、内存条的组成形式与使用场合等。内存、内存条的组成形式

2、与使用场合等。 (3)(3)了解与了解与PCPC机中高速缓冲存储器机中高速缓冲存储器CacheCache相关相关的知识的知识, ,包括包括:Cache:Cache的作用及种类、的作用及种类、CacheCache的的工作原理与特点等。工作原理与特点等。 3.4内储器内储器3.4.1 PC中常用的半导体内储中常用的半导体内储器类型器类型 半导体存储器芯片按照是否能随机地进行半导体存储器芯片按照是否能随机地进行读写读写 , 分为分为 随机存取存储器随机存取存储器 (Random Access Memory, RAM) 和只读存储器和只读存储器 (Read Only Memory, ROM) 两大类两

3、大类 1.随机存取存储器随机存取存储器 (RAM) 1按按保存数据的机理保存数据的机理分为动态分为动态DRAM和静态和静态SRAM (1) DRAM电路简单、集成度高、功耗低、成电路简单、集成度高、功耗低、成本较低本较低,适合作内存储器的主体部分。适合作内存储器的主体部分。DRAM 是靠是靠 MOS电路中栅极电容上电荷来记忆信息，电路中栅极电容上电荷来记忆信息，由于电容上的电荷会泄漏由于电容上的电荷会泄漏,为防止数据丢失为防止数据丢失,需需定时给电容上的电荷进行补充。定时给电容上的电荷进行补充。DRAM 必须必须在一定的时间间隔在一定的时间间隔(约约2ms)内将数据读出并内将数据读出并再写人再

4、写人,这一过程称为这一过程称为DRAM 的刷新的刷新 (2) SRAM利用半导体双稳态触发器电路的两利用半导体双稳态触发器电路的两个稳定状态表示个稳定状态表示1和和0, 以达到保存和记忆信以达到保存和记忆信息的目的。息的目的。SRAM 存储数据时只有在执行写存储数据时只有在执行写命令时才发生刷新操作。主要特点是命令时才发生刷新操作。主要特点是:工作速工作速度快、不需要刷新电路、度快、不需要刷新电路、 因此使用简单。在因此使用简单。在读出时不会破坏原来存放的信息读出时不会破坏原来存放的信息 2. 2. 只读存储器只读存储器 ROMROM DRAM 、SRAM, 当关机或断电时当关机或断电时 ,

5、其中的信息都其中的信息都将随之丢失。将随之丢失。ROM是一种能够永久或半永久性地保是一种能够永久或半永久性地保存数据的存储器存数据的存储器,即使掉电即使掉电 ( 或关机或关机 )后后 , 存放在存放在ROM中的数据也不会丢失中的数据也不会丢失, 因此因此, 常被看作非易失常被看作非易失性存储器。按照性存储器。按照ROM的内容是否的内容是否(或怎样或怎样)改改写写,ROM 可分为以下几类可分为以下几类 (1)Mask ROM(掩膜掩膜ROM或固化或固化ROM)这类这类ROM中中的信息是由厂家在生产过程中一次形成的的信息是由厂家在生产过程中一次形成的, 即即 ROM 中的内容已经固化中的内容已经固

6、化,用户无法进行修改。这类用户无法进行修改。这类 RAM 适用于大批量生产适用于大批量生产 (2) PROM (Programmable ROM,(2) PROM (Programmable ROM,可编程可编程 ROM)PROM ROM)PROM 中的内容在使用前由专用设备一次写中的内容在使用前由专用设备一次写入入, ,以后不能以后不能改变。改变。 (3) EPROM(Erasable Programmable ROM,(3) EPROM(Erasable Programmable ROM,可擦除可可擦除可编程编程 ROM)ROM)EPROM EPROM 和前两种和前两种ROMROM的不同点

7、在于的不同点在于ROMROM中中的内容可以用特殊的装置擦除和重写。一般是将该的内容可以用特殊的装置擦除和重写。一般是将该芯片在紫外线下照射芯片在紫外线下照射15-20 15-20 分钟左右以擦除其中的分钟左右以擦除其中的内容内容, ,然后用专用设备然后用专用设备( (如如EPROM EPROM 写入器写入器) ) 将信息重将信息重新写新写入入。一旦写。一旦写入入则相对固定。在则相对固定。在 Flash ROM Flash ROM 大大量应用之前量应用之前, EPROM , EPROM 常用于软件的开发过程中。常用于软件的开发过程中。 (4) EEPROM(EEPROM(电可擦除编程电可擦除编程

8、ROMROM) 通过给定一定的电压或电流来擦除信息，然通过给定一定的电压或电流来擦除信息，然后重新写入。后重新写入。 (5) Flash ROM是一种新型的非易失性存储是一种新型的非易失性存储器器, 其中的内容或数据既不像其中的内容或数据既不像RAM一样需要一样需要电源支持才能保存电源支持才能保存,但又像但又像RAM一样具有可写一样具有可写性。在某种低电压下性。在某种低电压下,其内部信息可读不可写其内部信息可读不可写,这时类似于这时类似于ROM。 Flash ROM在较高的电压下在较高的电压下,其内部信息可以其内部信息可以更改和删除更改和删除 类似于类似于RAM。Flash ROM 可以可以用

9、软件在用软件在PC中改写或在线写入中改写或在线写入,信息一旦写信息一旦写入即相对固定。入即相对固定。 Flash ROM 由于其单片存储容量大由于其单片存储容量大, 易于修易于修改改,因此因此,在在PC 机中用于存储主板机中用于存储主板BIOS程序。程序。另外另外,也常用于数码相机和优盘中。也常用于数码相机和优盘中。半导体存储器类型小结半导体存储器类型小结 半半导导体体存存储储器器 只读只读 存储器存储器 ROMROM 随机读写随机读写存储器存储器RAMRAM 掩膜掩膜ROMROM 可编程可编程ROM ROM （PROPROM M） 可擦除可擦除ROM ROM （EPPREPPROMOM） 电

10、擦除电擦除ROM ROM （EEEE PROMPROM ） 静态静态RAM RAM （SRAMSRAM ） 动态动态RAM RAM （DRAMDRAM ） 闪烁存储器闪烁存储器 Flash ROMFlash ROM3.3.2主存储器主存储器的工作原理 PC 中的主存储器由中的主存储器由DRAM组成组成,由于由于DRAM的速度的速度较慢较慢,需采用相应的需采用相应的 DRAM的访问与控制技术以改的访问与控制技术以改善其性能善其性能 为提高为提高 DRAM 芯片的集成度芯片的集成度 , 减少芯片的引脚数减少芯片的引脚数目目 ,DRAM 芯片的地址线是分时复用的芯片的地址线是分时复用的: 全部地址宽

11、全部地址宽度分为行地址和列地址两部分。一般地度分为行地址和列地址两部分。一般地 , 行地址占行地址占高位地址高位地址 , 列地址占低位地址。与行、列地址相对列地址占低位地址。与行、列地址相对 应应 ,DRAM 芯片内部的存储单元组成一个方阵芯片内部的存储单元组成一个方阵 , 同同一芯片的每个存储单元存储信息的一芯片的每个存储单元存储信息的 位数相同。位数相同。 根根据芯片型号的不同据芯片型号的不同 , 有些芯片的存储单元存储有些芯片的存储单元存储 1 位位信息信息 , 有些是有些是 4 位的位的 , 有些是有些是 8 位的等等。位的等等。1.DRAM的内部结构及工作原理的内部结构及工作原理 P

12、D424256 的的 DRAM 芯片的内部芯片的内部结构及读结构及读 / 写控制写控制 PD424256 的容量为的容量为256Kx4bit, 即芯片内即芯片内部部 有有 256K个存储单元个存储单元 , 每个存储单元可存每个存储单元可存储储 4 位信息。芯片内部有位信息。芯片内部有256K个存储单元个存储单元, 因此需因此需 18 根地址线根地址线,芯片外部地址只有芯片外部地址只有 A0-A8共共9根。对芯片中的某个存储单元进行访根。对芯片中的某个存储单元进行访问时问时,应先将行地址送到芯片的应先将行地址送到芯片的 A0-A8 并发并发出行地址选通信号出行地址选通信号 RAS, 这样这样 ,

13、 行地址就被行地址就被锁存到芯片内部。锁存到芯片内部。 接着接着 , 再将列地址送到芯片的再将列地址送到芯片的 A0-A8 并发出并发出列地列地 址选通信号址选通信号 CAS, 将列地址锁存到芯片将列地址锁存到芯片内部的列地址锁存器。这样内部的列地址锁存器。这样 , 在芯片内部在芯片内部 , 锁存的行、列地址经行、列锁存的行、列地址经行、列 地址译码器译码地址译码器译码后选中存储方阵中的一个存储单元后选中存储方阵中的一个存储单元 , 在读在读 / 写信号控制下写信号控制下 , 完成数据的读出或写入。完成数据的读出或写入。2. PC中的常用主存中的常用主存 内存读写周期经历步骤内存读写周期经历步

14、骤: :选中地址。选中地址。CPUCPU向内存控制器发出地址向内存控制器发出地址, ,内存内存控制器再向内存芯片传送地址控制器再向内存芯片传送地址, ,芯片内的辑电芯片内的辑电路将地址转换为存储单元的行地址和列地址路将地址转换为存储单元的行地址和列地址把数据从选中的存储单元传送到内存芯片的把数据从选中的存储单元传送到内存芯片的输出电路输出电路内存芯片输出数据到外部。存储器控制技术内存芯片输出数据到外部。存储器控制技术就是要减少其中的一步或多步所用的时间就是要减少其中的一步或多步所用的时间 , , 从而减少总的读写时间。从而减少总的读写时间。 RAM 的工作频率的工作频率 存储器的存取时间是指在

15、存储器地址被选定后存储器的存取时间是指在存储器地址被选定后, 存存储器读出数据并送到储器读出数据并送到 CPU(或或CPU把数据写人存储把数据写人存储器器)所需的时间。所需的时间。 例如：当一个例如：当一个 200 MHz 的处理器试图从的处理器试图从16 MHz 存存储器读取多个数据字节时储器读取多个数据字节时, 由于存储器每由于存储器每63ns(16 MHz)一个周期一个周期 , 处理器每处理器每5ns(200 MHz)一个周期一个周期,因此因此,处理器在第处理器在第13个周期存储器数据就绪前必须执个周期存储器数据就绪前必须执行行12个等待状态。个等待状态。提高提高DRAM读读/写速度的几

16、种技术写速度的几种技术 (1) SDRAM (synchronous DRAM, 同步同步 DRAM) 与当时芯片组的北桥芯片的前端总线同步运行与当时芯片组的北桥芯片的前端总线同步运行, 内内部的命令发送和数据传输都以前端总线频率为基准。部的命令发送和数据传输都以前端总线频率为基准。 SDRAM 支持突发模式。支持突发模式。 (2) DDR SDRAM(Double Data Rate SDRAM,DDR)基本原理是利用存储器总线时基本原理是利用存储器总线时钟的上升沿与下降同一个时钟内实现两次数钟的上升沿与下降同一个时钟内实现两次数据传送。据传送。 (3) DDR2 SDRAM(Double

17、Data Rate2 SDRAM,DDR) 2004 年中年中 期出现了第一个支期出现了第一个支持持 DDR2 的芯片组、主板和系统。的芯片组、主板和系统。 (4) DDR3 SDRAM(Double Data3 Rate SDRAM,DDR) DDR3 采用采用8位预取技术位预取技术, 加上使用加上使用 DDR技术技术(利用时钟脉冲上下沿传输数据利用时钟脉冲上下沿传输数据) , 总体上总体上可将存储器外部传输速率提升至核心频率的可将存储器外部传输速率提升至核心频率的8倍。倍。 (5) RDRAM (Rambus DRAM) RDRAM 是是 Rambus 公司开发的一种芯片到公司开发的一种芯

18、片到芯片的存储器总线芯片的存储器总线 , 总线具有一个可以以非总线具有一个可以以非常高的速率交换信息的特殊装置。是窄通道常高的速率交换信息的特殊装置。是窄通道 ( narrow-channel) 装置装置, 每次传送每次传送16位位 (加上加上可选的两个奇偶校验位可选的两个奇偶校验位) , 但传送速率要快得但传送速率要快得多。多。 3. 内存的奇偶校验与内存的奇偶校验与 ECC 内存内存 (1) 内存的奇偶校验内存的奇偶校验为提高内存条数据读为提高内存条数据读 / 写的可靠性写的可靠性 , 往往往往采用奇偶校验采用奇偶校验 (Parity Check) 的方式。的方式。 (2) ECC 内存内

19、存ECC 是错误检测和校正是错误检测和校正 (Error Checking and Correcting) 的缩写的缩写。 ECC 内存的主要内存的主要特点是特点是 , 可以自动检可以自动检查和纠正内存中数据访查和纠正内存中数据访问和传送过程中产生的错误。问和传送过程中产生的错误。 3.3.3 内存条的组成形式内存条的组成形式 1. 内存条的组成形式内存条的组成形式 (1) 单列直插式内存条模块单列直插式内存条模块 (Single In - line Memory Modules, 简称简称 SIMM 内存条内存条 ) (2) 双列直插式内存条模块双列直插式内存条模块 (Double In -

20、 line Memory Modules, 简称简称 DIMM 内存条内存条 ) (3) RAMBUS 内存条模块内存条模块 (RAMBUS In -line Memory Modules, 简称简称 RIMM 内存条内存条 ) 2. 内存条的选配原则内存条的选配原则(1) 组合原则组合原则内存条组合原则的基本思想主要是内存条组合原则的基本思想主要是 , 内存条内存条数据宽度必须适合数据宽度必须适合 CPU 的数据宽度的数据宽度 , 并以此并以此来决定内存条的插槽及安装数目来决定内存条的插槽及安装数目 (2) 速度原则速度原则 (3) 电压原则电压原则3.3.4高速缓冲存储器高速缓冲存储器 1

21、. Cache 1. Cache 的作用及种类的作用及种类 (1) (1) 程序访问局部性原理程序访问局部性原理: :在程序运行的一在程序运行的一个较短的时间间隙内个较短的时间间隙内, , 由程序产生的地址往由程序产生的地址往往集中在存储器的一个很小的地址空间内。往集中在存储器的一个很小的地址空间内。 指令地址本来就是连续分布的指令地址本来就是连续分布的, , 因此对这些因此对这些地址中的内容的地址中的内容的 访问就自然的具有时间集中访问就自然的具有时间集中分布的倾向。这种对局部范围的存储器地址分布的倾向。这种对局部范围的存储器地址的频繁访问的频繁访问, ,而对此范围外的地址访问很少的而对此范

22、围外的地址访问很少的现象被称为程序访问的局部性。现象被称为程序访问的局部性。 Cache: 如果把一段时间内在一定地址范围如果把一段时间内在一定地址范围中被频繁访问的信息中被频繁访问的信息 集合成批地从主存中读集合成批地从主存中读到一个能高速存取的小容量存储器中存放起到一个能高速存取的小容量存储器中存放起来供来供 CPU 在这段时间内随时使用而减在这段时间内随时使用而减 少或少或不再去访问速度较慢的主存不再去访问速度较慢的主存 , 就可以加快程就可以加快程序的运行速度。这个介于序的运行速度。这个介于 CPU 和主存之间和主存之间的高速小容量存的高速小容量存 储器被称为高速缓冲存储器储器被称为高

23、速缓冲存储器 , 简称简称Cache 随着随着 CPU 运行速度的加快运行速度的加快 ,CPU 与动态存储与动态存储器器 DRAM 配合工作时往往需要插入等待状配合工作时往往需要插入等待状态态 , 这显乐专这显乐专 以发挥出以发挥出 CPU 的高速特性的高速特性 , 也也难以提高整机的性能。如果采用高速的静态难以提高整机的性能。如果采用高速的静态存储器存储器 SRAM 作为主存作为主存 , 虽可解决该问题虽可解决该问题,但但SRAM 价格高价格高, 并且并且 SRAM 体积大、集成度体积大、集成度低。为解决这个问题低。为解决这个问题, 在在386DX 以上的主板以上的主板中采用了高速缓冲存储器

24、中采用了高速缓冲存储器 , 即即 Cache 技术。技术。 Cache 技术其基本思想：用技术其基本思想：用SRAM 作为作为 CPU 与与 DRAM 存储系统之间的缓冲区，存储系统之间的缓冲区，Cache 位于位于 CPU 和主板之间。由芯片组中和主板之间。由芯片组中 Cache 控制器和内存控制器协调工作。控制器和内存控制器协调工作。 Cache 提高速度原理提高速度原理 : 大部分常用的信息只大部分常用的信息只占要使用的信息的一少部分。只要把经常使占要使用的信息的一少部分。只要把经常使用的信息存放高速存储区内用的信息存放高速存储区内, 就可以提高系统就可以提高系统的速度。此时的速度。此时

25、 CPU 大部分时间是在与高速大部分时间是在与高速的储区打交道，可以承担的储区打交道，可以承担85% 的内存请求而的内存请求而不需不需 CPU 增加额外的等待周期。增加额外的等待周期。 Cache 的一个重要指标是命中率的一个重要指标是命中率 。 (2) Cache 的种类的种类：PC 系统中一般设有一级系统中一般设有一级缓存缓存 (L1 Cache和二级缓存和二级缓存 L2Cache)。 一级缓存是直接将它和一级缓存是直接将它和 CPU 做在一起的做在一起的, 故故又称为内部又称为内部 Cache 或或 L1 Cache, 其速度其速度与与 CPU 一致一致 , 容量小容量小 ,在几在几 KB 至几十至几十 KB间间。 由于由于 586 以上微处理器的时钟频率很高以上微处理器的时钟频率很