时序逻辑电路分析ppt课件

1、 时序逻辑电路时序逻辑电路 - -分析分析 1 概概 述述组合逻辑电路：如译码器，全加器，数据组合逻辑电路：如译码器，全加器，数据选择器选择器时序逻辑电路：简称时序电路恣意时时序逻辑电路：简称时序电路恣意时辰的输出信号不仅取决于该时辰的输入信辰的输出信号不仅取决于该时辰的输入信号，而且还取决于电路原来的形状，即与号，而且还取决于电路原来的形状，即与以前的输入信号有关。以前的输入信号有关。 如触发器，存放器，计数器和移位存放器如触发器，存放器，计数器和移位存放器等等反响反响输出方程输出方程驱动方程驱动方程形状方程形状方程同步时序电路：一切存储电路中存储单元形状的变化同步时序电路：一切存储电路中存

2、储单元形状的变化都是在同一时钟信号操作下同时发生的。都是在同一时钟信号操作下同时发生的。异步时序电路：存储单元形状的变化不是同时发生的。异步时序电路：存储单元形状的变化不是同时发生的。能够有公共的时钟信号，也能够没有公共的时钟信号。能够有公共的时钟信号，也能够没有公共的时钟信号。米利米利Mealy型电路：某时辰的输出是该时辰的输型电路：某时辰的输出是该时辰的输入和电路形状的函数入和电路形状的函数穆尔穆尔Moore型电路：某时辰的输出仅是该时辰电型电路：某时辰的输出仅是该时辰电路形状的函数，与该时辰的输入无关，好像步计数器。路形状的函数，与该时辰的输入无关，好像步计数器。*CP不是输入不是输入2

3、 时序逻辑电路的分时序逻辑电路的分析析根据其逻辑图分析出该电路实现的功能根据其逻辑图分析出该电路实现的功能分析步骤分析步骤1、从给定的逻辑图中写出每个触发器的驱动、从给定的逻辑图中写出每个触发器的驱动方程即写出存储电路中每个触发器输入信号方程即写出存储电路中每个触发器输入信号的逻辑表达式；的逻辑表达式；2、将驱动方程代入触发器的特性方程，得出、将驱动方程代入触发器的特性方程，得出每个触发器的形状方程；每个触发器的形状方程；3、根据逻辑电路写出电路的输出方程；、根据逻辑电路写出电路的输出方程；4、画形状转换表、画形状转换表 / 形状转换图形状转换图 / 时序图。时序图。同步同步nnnQKQJQ1

4、异步异步Q0下降沿下降沿3 存放器存放器时时 序序逻辑电路逻辑电路存放器和移位存放器存放器和移位存放器计数器计数器Q3Q2Q1Q0&QQDQQDQQDQQDA0A1A2A3CLR取数取数脉冲脉冲接纳接纳脉冲脉冲( CP )存放器：存放多位二值代码。存放器：存放多位二值代码。每个触发器存放一位二进制数或一个逻辑变量，由每个触发器存放一位二进制数或一个逻辑变量，由n个触个触发器构成的存放器可存放发器构成的存放器可存放n位二进制数或位二进制数或n个逻辑变量的值。个逻辑变量的值。四位存放器四位存放器存放器存放器四位存放器四位存放器1 2 3 45 6 7109814 13 12 1115161

5、71819201Q 1D 2D 2Q 3Q 3D 4D 4Q GND输出输出控制控制时钟时钟VCC5D6D7D8D5Q6Q7Q8Q7 4 L S 3 7 4低电平低电平有效有效正边沿正边沿触发触发八八D存放器存放器 ：三态输出：三态输出共输出控制共输出控制共时钟共时钟移位存放器移位存放器 所谓所谓“移位，就是将存放器所存各位数据，移位，就是将存放器所存各位数据，在每个移位脉冲的作用下，向左或向右挪动一位。在每个移位脉冲的作用下，向左或向右挪动一位。根据移位方向，常把它分成三种：根据移位方向，常把它分成三种：存放器存放器左移左移(a)存放器存放器右移右移(b)存放器存放器双向双向移位移位(c)1

6、011SDQQ DQQ DQQ DQQ D&A0A1A2A3RDCLRLOAD移位移位脉冲脉冲CP0串行串行输出输出数数 据据 预预 置置 3210存数存数脉冲脉冲清零清零脉冲脉冲四位并入四位并入 - 串出的左移存放器串出的左移存放器R右移串行输入右移串行输入L左移串行输入左移串行输入A、B、C、D并行输入并行输入VCCQA QB QCQDS1 S0CPQA QB QCQDCP S1S0CLRLDCBARABCDRLCLRGND74LS19415161413121110912345678011110 00 11 01 1直接清零直接清零保保 持持右移右移(从从QA向向QD挪动挪动)左移

7、左移(从从QD向向QA挪动挪动)并行输入并行输入 CLRCPS1 S0功功 能能 &G1S0S1CP1QA1QB1QC1QD1S0S1CP2QA2QB2QC2QD2R1R2A1 B1 C1 D1A2 B2 C2D2D0D1D2D3D4D5D6+5V+5VCP启动启动脉冲脉冲移位移位脉冲脉冲&G2串行输出串行输出并行输入并行输入74LS194 (1)74LS194 (2)例：数据传送方式变换电路例：数据传送方式变换电路存放器各输出端形状存放器各输出端形状QA1QB1QC1QD1QA2QB2QC2 QD2存放器任务方式存放器任务方式0 D0 D1 D2 D3 D4 D5 D6 1

8、0 D0 D1 D2 D3 D4 D5 1 1 0 D0 D1 D2 D3 D4 1 1 1 0 D0 D1 D2 D3 1 1 1 1 0 D0 D1 D2 1 1 1 1 1 0 D0 D1 1 1 1 1 1 1 0 D0 CP并行输入并行输入 ( S1S0=11)并行输入并行输入 ( S1S0=11)右移右移 ( S1S0=01)右移右移 ( S1S0=01)右移右移 ( S1S0=01)右移右移 ( S1S0=01)右移右移 ( S1S0=01)在电路中，在电路中，“右移输入端接右移输入端接 5V。集成移位存放器简介集成移位存放器简介并行输入并行输出并行输入并行输出 ( 双向双向 )

9、74LS194、74LS198、74LS299等等并行输入串行输出并行输入串行输出 74LS165、74LS166等等串行输入并行输出串行输入并行输出 74LS164等等串行输入串行输出串行输入串行输出 74LS91等等4 计数器计数器4.1 计数器的功能和分类计数器的功能和分类1. 计数器的作用计数器的作用记忆输入脉冲的个数；用于定时、分频、产生记忆输入脉冲的个数；用于定时、分频、产生节拍脉冲及进展数字运算等等。节拍脉冲及进展数字运算等等。2. 计数器的分类计数器的分类按任务方式分：同步计数器和异步计数器。按任务方式分：同步计数器和异步计数器。按功能分：加法计数器、减法计数器和可逆计数器。按

10、功能分：加法计数器、减法计数器和可逆计数器。按计数器的计数容量按计数器的计数容量(或称模数或称模数)来分：各种不同的来分：各种不同的计数器，如二进制计数器、十进制计数器、二十计数器，如二进制计数器、十进制计数器、二十进制计数器等等。进制计数器等等。4.2 异步计数器异步计数器异步计数器的特点：在异步计数器内部，有的异步计数器的特点：在异步计数器内部，有的触发器直接受输入计数脉冲控制，有的触发器触发器直接受输入计数脉冲控制，有的触发器那么是把其它触发器的输出信号作为本人的时那么是把其它触发器的输出信号作为本人的时钟脉冲，因此各个触发器形状变换的时间先后钟脉冲，因此各个触发器形状变换的时间先后不一

11、，故被称为不一，故被称为“ 异步计数器异步计数器 。有异步二进制计数器和异步十进制计数器，常用有异步二进制计数器和异步十进制计数器，常用的异步二进制计数器有的异步二进制计数器有4位、位、7位、位、12和和14位。位。 nnnnQQKQJQ1加法加法分频分频减法减法简单，速度慢。简单，速度慢。pdcNtf1max4.3 同步计数器同步计数器同步计数器的特点：在同步计数器内部，各个触发器同步计数器的特点：在同步计数器内部，各个触发器都受同一时钟脉冲都受同一时钟脉冲输入计数脉冲的控制，因此，输入计数脉冲的控制，因此，它们形状的更新几乎是同时的，故被称为它们形状的更新几乎是同时的，故被称为 “ 同步计

12、数同步计数器器 。二进制加法运算规那么：对一个多位二进制而二进制加法运算规那么：对一个多位二进制而言，最低位每次加言，最低位每次加1都改动形状，而第都改动形状，而第i位除最位除最低位外仅有当以下各位皆为低位外仅有当以下各位皆为1时才改动形状时才改动形状nnnQKQJQ1pdgpdcttf1max多功能计数器多功能计数器10010000用模用模16构成模构成模10半导体存储器半导体存储器半导体存储器是一种能存储大量二半导体存储器是一种能存储大量二值信息或称为二值的数据的半值信息或称为二值的数据的半导体器件。导体器件。随机存取存储器随机存取存储器Random Access Memory, RAM只读存储器只读存储器Read Only Memory, ROM可编