模拟集成电路－电容电阻ppt课件

1、模拟集成电路模拟集成电路7.电容电阻电容电阻概述特点：特点： 精度低精度低50V； 电容的放大电容的放大密勒效应密勒效应 对于跨接在一个放大器输入和输出端对于跨接在一个放大器输入和输出端之间的电容，由于密勒效应将使等效的输之间的电容，由于密勒效应将使等效的输入电容放大。图入电容放大。图6-14阐明了这种效应。阐明了这种效应。 假设电容假设电容Co跨接在具有电压增益跨接在具有电压增益Av的倒相的倒相放大器输入和输出端，那么等效的输入阻放大器输入和输出端，那么等效的输入阻抗就等于：抗就等于： 等效的输入阻抗就等于：等效的输入阻抗就等于： 011CAjivvi也就是说，等效的输入电容被放大了1+Av

2、倍。viivioiACjvCjvAvCjvvi1/1/1000 在实践的电路设计中常利用这种效在实践的电路设计中常利用这种效应来减小幅员上的电容尺寸例如频率补应来减小幅员上的电容尺寸例如频率补偿电容就常采用这样的构造。另一方面，偿电容就常采用这样的构造。另一方面，这种密勒效应也同样具有不利的一面，这种密勒效应也同样具有不利的一面，例如，例如，MOS晶体管的栅漏之间的寄生电晶体管的栅漏之间的寄生电容容CGD(因栅漏覆盖所引起因栅漏覆盖所引起)也会因密勒也会因密勒效应使效应使MOS管的等效输入电容添加，影管的等效输入电容添加，影响器件的速度。响器件的速度。 在电阻的制造过程中，由于加工所引起的误差

3、，在电阻的制造过程中，由于加工所引起的误差，如分散过程中的横向分散、制版和光刻过程中的图形如分散过程中的横向分散、制版和光刻过程中的图形宽度误差等，都会使电阻的实践尺寸偏离设计尺寸，宽度误差等，都会使电阻的实践尺寸偏离设计尺寸，导致电阻值的误差。电阻条图形的宽度导致电阻值的误差。电阻条图形的宽度W越宽，相对越宽，相对误差误差W/W就越小，反之那么越大。与宽度相比，长就越小，反之那么越大。与宽度相比，长度的相对误差度的相对误差L/L那么可忽略。因此，对于有精度要那么可忽略。因此，对于有精度要求的电阻，要选择适宜的宽度，以减小电阻条图形误求的电阻，要选择适宜的宽度，以减小电阻条图形误差引起的失配。

4、差引起的失配。 6.2.5 模拟集成电路中的电阻模拟集成电路中的电阻 电阻是根本的元件，在集成工艺技术中电阻是根本的元件，在集成工艺技术中有多种设计与制造电阻的方法，根据阻值和有多种设计与制造电阻的方法，根据阻值和精度的要求可以选择不同的电阻构造和外形。精度的要求可以选择不同的电阻构造和外形。 1.硼分散电阻硼分散电阻p.151 由于在光刻工艺加工过程中过于细长的条状由于在光刻工艺加工过程中过于细长的条状图描画易引起变形，同时思索到幅员规划等要素，图描画易引起变形，同时思索到幅员规划等要素，对于高阻值的电阻通常采用折弯形的几何图形构造。对于高阻值的电阻通常采用折弯形的几何图形构造。但是，由于在

5、拐角处的电流密度不均匀将产生误差，但是，由于在拐角处的电流密度不均匀将产生误差，所以，高精度电阻也常采用长条电阻串联的方式，所以，高精度电阻也常采用长条电阻串联的方式，如图如图 6-16所示。也可采用圆弧形过渡，曲率半径为所示。也可采用圆弧形过渡，曲率半径为23m。如图。如图 6-15所示。所示。图图 6-15高精度电阻也常采用长条电阻串联的方式图图6-16常用的电阻器图形 “VLSI设计根底李伟华编著 ) p.132 从图中可以看出，有的电阻条宽，如从图中可以看出，有的电阻条宽，如(b)、(d)、(e)图构造；有的电阻条窄，如图构造；有的电阻条窄，如(a)、(c)图构造；有的是直条外形的电阻

6、，如图构造；有的是直条外形的电阻，如(a)、(b)图所示；有的是折弯外形的电图所示；有的是折弯外形的电阻，如阻，如(c)(e)所示，有的是延续的分散所示，有的是延续的分散图形，如图形，如(a)(d)图构造，有的是用假图构造，有的是用假设干直条电阻由金属条串联而成，如设干直条电阻由金属条串联而成，如(c)图所示。那么，在设计中根据什么来选图所示。那么，在设计中根据什么来选择电阻的外形呢择电阻的外形呢? 一个根本的根据是：普通电阻采用窄条一个根本的根据是：普通电阻采用窄条构造，精度要求高的采用宽条构造；小构造，精度要求高的采用宽条构造；小电阻采用直条形，大电阻采用折弯形。电阻采用直条形，大电阻采用

7、折弯形。 为提高分散电阻器的精度，还可采用交叉耦合设计为提高分散电阻器的精度，还可采用交叉耦合设计方案，如图方案，如图6-17(a)所示。假设进一步提高精度和热对所示。假设进一步提高精度和热对称性，可采用图称性，可采用图6-17(b)所示方案。但这种电阻器占用所示方案。但这种电阻器占用了较大的幅员面积，普通只在特殊要求的场所中运用。了较大的幅员面积，普通只在特殊要求的场所中运用。图图6-17 电阻图形尺寸的计算电阻图形尺寸的计算 根据详细电路中对电阻大小的要求，可以非常方便地进展根据详细电路中对电阻大小的要求，可以非常方便地进展电阻图形设计。设计的根据是工艺提供的掺杂区的方块电阻值电阻图形设计

8、。设计的根据是工艺提供的掺杂区的方块电阻值和所需制造的电阻的阻值。一旦选中了掺杂区的类型，可以根和所需制造的电阻的阻值。一旦选中了掺杂区的类型，可以根据下式计算。据下式计算。 其中，其中，R是掺杂半导体薄层的方块电阻，是掺杂半导体薄层的方块电阻，L是电阻条的长是电阻条的长度，度，W是电阻条的宽度，是电阻条的宽度，LW是电阻所对应的图形的方块数。是电阻所对应的图形的方块数。因此，只需知道掺杂区的方块电阻，然后根据所需电阻的大小因此，只需知道掺杂区的方块电阻，然后根据所需电阻的大小计算出需求多少方块，再根据精度要求确定电阻条的宽度，就计算出需求多少方块，再根据精度要求确定电阻条的宽度，就可以得到电

9、阻条的长度。可以得到电阻条的长度。WL RR 当然，这样的计算是很粗糙的，由于在计算中当然，这样的计算是很粗糙的，由于在计算中并没有思索电阻的折弯外形和端头外形对实践电阻并没有思索电阻的折弯外形和端头外形对实践电阻值的影响，在实践的设计中需根据详细的图形外形值的影响，在实践的设计中需根据详细的图形外形对计算加以修正，通常的修正包括端头修正和拐角对计算加以修正，通常的修正包括端头修正和拐角修正。修正。 端头和拐角修正端头和拐角修正 由于电子总是从电阻最小的地方流动，因此，由于电子总是从电阻最小的地方流动，因此，从引线孔流入的电流，绝大部分是从引线孔正对着从引线孔流入的电流，绝大部分是从引线孔正对

10、着电阻条的一边流入的，从引线孔侧面和反面流入的电阻条的一边流入的，从引线孔侧面和反面流入的电流极少，因此，在计算端头处的电阻值时需求引电流极少，因此，在计算端头处的电阻值时需求引入一些修正，称之为端头修正。入一些修正，称之为端头修正。 端头修正常采用阅历数据，以端头修端头修正常采用阅历数据，以端头修正因子正因子k1，表示整个端头对总电阻方块数，表示整个端头对总电阻方块数的奉献。例如的奉献。例如k1=0.5，表示整个端头对总，表示整个端头对总电阻的奉献相当于电阻的奉献相当于0.5方。方。 图图 6-18给出了不同电阻条宽和端头给出了不同电阻条宽和端头外形的修正因子的阅历数据，图中的虚线外形的修正

11、因子的阅历数据，图中的虚线是端头的内边境，它的尺寸通常为几何设是端头的内边境，它的尺寸通常为几何设计规那么中分散区对孔的覆盖数值。对于计规那么中分散区对孔的覆盖数值。对于大电阻大电阻 LW情况，端头对电阻的奉献可情况，端头对电阻的奉献可以忽略不计。以忽略不计。 对于折弯外形的电对于折弯外形的电阻，通常每不断条的宽阻，通常每不断条的宽度都是一样的，在拐角度都是一样的，在拐角处是一个正方形，但这处是一个正方形，但这个正方形不能作为一个个正方形不能作为一个电阻方来计算，这是由电阻方来计算，这是由于在拐角处的电流密度于在拐角处的电流密度是不均匀的，接近内角是不均匀的，接近内角处的电流密度大，接近处的电

12、流密度大，接近外角处的电流密度小。外角处的电流密度小。阅历数听阐明，拐角对阅历数听阐明，拐角对电阻的奉献只需电阻的奉献只需0.5方，方，即拐角修正因子即拐角修正因子k2=0.5。 图图 6-18 当采用宽电阻构造时，由于不存在拐当采用宽电阻构造时，由于不存在拐角并且电阻条比较宽，所以这种构造的角并且电阻条比较宽，所以这种构造的电阻精度比较高。但缺陷是这种电阻占电阻精度比较高。但缺陷是这种电阻占用的面积比较大，会产生比较大的分布用的面积比较大，会产生比较大的分布参数。参数。 2. 离子注入电阻离子注入电阻 同样是掺杂工艺，由于离子注入工艺同样是掺杂工艺，由于离子注入工艺可以准确地控制掺杂浓度和注

13、入的深度，可以准确地控制掺杂浓度和注入的深度，并且横向分散小，因此，采用离子注入方并且横向分散小，因此，采用离子注入方式构成的电阻的阻值容易控制，精度较高。式构成的电阻的阻值容易控制，精度较高。 这个电阻这个电阻(见图见图 6-19)由两部分组成，由两部分组成，离子注入区电阻和离子注入区电阻和p+区端头电阻，由于区端头电阻，由于p+区端头的掺杂浓度较高，所以电阻值区端头的掺杂浓度较高，所以电阻值很小，实践的电阻阻值主要由离子注入区很小，实践的电阻阻值主要由离子注入区电阻决议，与热分散掺杂电阻相比，减小电阻决议，与热分散掺杂电阻相比，减小了误差，进一步提高了精度。了误差，进一步提高了精度。图图

14、6-19 离子注入电阻离子注入电阻 3. 衬底电位与分布电容衬底电位与分布电容 制造电阻的衬底是和电阻资料掺杂制造电阻的衬底是和电阻资料掺杂类型相反的半导体，即假设电阻是类型相反的半导体，即假设电阻是P型半型半导体，衬底就是导体，衬底就是N型半导体，反之亦然。型半导体，反之亦然。这样，电阻区和衬底就构成了一个这样，电阻区和衬底就构成了一个pn结，结，为防止这个为防止这个pn结导通，衬底必需接一定结导通，衬底必需接一定的电位。要求不论电阻的哪个端头和任的电位。要求不论电阻的哪个端头和任何的任务条件，都要保证何的任务条件，都要保证pn结不能处于结不能处于正偏形状。正偏形状。 通常将通常将P型衬底接

15、电路中最低电位，型衬底接电路中最低电位，N型衬型衬底接最高电位，这样，最坏任务情况是电阻只底接最高电位，这样，最坏任务情况是电阻只需一端处于零偏置，其他点都处于反偏置。例需一端处于零偏置，其他点都处于反偏置。例如，上端头接正电源的如，上端头接正电源的P型掺杂电阻，衬底的型掺杂电阻，衬底的N型半导体电接正电源，这样在接正电源处，型半导体电接正电源，这样在接正电源处，pn结是零偏置，越接近电阻的下端头，结是零偏置，越接近电阻的下端头，P型半导型半导体的电位越低，体的电位越低，pn结反偏电压越大。也正是由结反偏电压越大。也正是由于这个于这个pn结的存在，又导致了掺杂半导体电阻结的存在，又导致了掺杂半导体电阻的另一个寄生效应：寄生电容。的另一个寄生效应：寄生电容。 任何的任何的pn结都存在结电容，电阻的衬底又通结都存在结电容，电阻的衬底又通常都是处