第8章 TMS320C54x片内外设及其应用[DSP技术与应用实例(第3版)]

1、第8章 TMS320C54x片内外设及其应用8.1 中断系统 8.2 定时器8.3 主机接口8.4 串行口8.5 存储器与I/O扩展8.1 中断系统 8.1.1 中断请求 1.不可屏蔽中断2.可屏蔽中断表表8-1 TMS320C54x中断源说明中断源说明中断号中断号中断名称中断名称中断地址中断地址功能功能优先级优先级0RS/SINTR00H复位（硬件/软件）11NMI/SINTR04H不可屏蔽22SINT1708H软件中断#173SINT180CH软件中断#184SINT1910H软件中断#195SINT2014H软件中断#206SINT2118H软件中断#217SINT221CH软件中断#2

2、28SINT2320H软件中断#239SINT2424H软件中断#2410SINT2528H软件中断#2511SINT262CH软件中断#2612SINT2730H软件中断#2713SINT2834H软件中断#2814SIN2938H软件中断#2915SIN303CH软件中断#3016INT0/SINT040H外部中断0317INT1/SINT144H外部中断1418INT2/SINT248H外部中断2519TINT/SINT34CH内部定时中断620RNT0/SINT450H串口0接收中断721XINT0/SINT554H串口0发送中断822RINT1/SINT658H串口1接收中断923X

3、INT1/SINT75CH串口1发送中断1024INT3/SINT860H外部中断311 8.1.2 中断寄存器 1.中断标志寄存器中断标志寄存器IFR15 14131211109876543210保留DMAC5DMAC4BXINT1BRINT1HPINTINT3TINT1DMAC0BXINT0BRINT0TINT0INT2INT1INT0在以下3种情况下将清除被挂起的中断：（1）复位（包括软件和硬件复位）。（2）置位1写入相应的IFR标志位。（3）使用相应的中断号响应该中断，即使用INTR #K指令。 2中断屏蔽寄存器15 14131211109876543210保留DMAC5DMAC4BX

4、INT1BRINT1HPINTINT3TINT1DMAC0BXINT0BRINT0TINT0INT2INT1INT0中断屏蔽寄存器IMR8.1.3 中断控制1接收中断请求（1）INTR（2）TRAP（3）RESET 2中断确认 对于软件中断和非屏蔽中断，CPU将立即响应，进入相应中断服务程序。对于硬件可屏蔽中断，只有满足以下3种条件后CPU才能响应中断。（1）当前优先级为最高级。（2）IMR屏蔽位为1。（3）INTM位为0，允许可屏蔽中断。 3中断服务程序 CPU执行中断服务程序（ISR）的步骤如下：（1）保护现场，将PC值压入栈顶；（2）载入中断矢量表，将中断矢量表地址送入PC；（3）执行中

5、断矢量表，程序将进入ISR入口；（4）执行ISR，直至遇到返回指令；（5）恢复现场，将栈顶值弹回PC；（6）继续主程序。INTM置为1图8-3 中断操作流程是否是是否返回指令将PC指针还原运行中断服务程序压栈PC指针中断被响应IACK中断信号产生接收中断请求N否中断可屏蔽?INTM=0 ?IMP屏蔽位为1?中断可屏蔽?继续主程序否是4中断向量地址IPTR=0 0000 0001H向量指针位向量地址左移2位后INT0=40HINT0=10H3 2 1 00 0 0 011 10 9 80 0 0 015 14 13 120 0 0 07 6 5 41 1 0 00 0 C 0 图8-4 中断向量

6、地址形成5外部中断响应时间 外部中断输入电平在每个机器周期被采样，并被锁存到IFR中，这个新置入的状态等到下一个机器周期被查询到。如果中断发生，并且满足响应条件，CPU接着执行一条硬件指令转移到中断服务子程序入口，这个指令需要2个机器周期。这样，从外部中断请求到开始执行中断服务程序的第一条指令之间至少需要3个完整的机器周期。 如果中断请求的3个条件中有一个不满足，可能需要更长的响应时间。如果已经在处理同级或更高级中断时，额外的等待时间取决于正在进行的中断处理程序的处理时间。如果正在处理的指令没有执行到后面的机器周期，所需额外等待时间不会多于6个机器周期，因为最长的指令也只有6周期。如果正在执行

7、的指令为RETE，或访问IE，IP，额外的等待时间不会多于6个机器周期。因此，在单一的中断系统里，外部中断响应的时间基本上在38个机器周期之间。6外部中断触发 外部中断触发方式有两种，分别是电平触发和边沿触发。 （1）电平触发方式是指外部的硬件中断源产生中断 用电平表示。（2）边沿触发方式是指以负脉冲方式输入的外部请 求源产生的中断。7中断服务程序8.1.4 中断系统应用TMS320C5402INT0INT1INT2INT3HD0HD1HD2HD3HD4HD5HD6HD7图8-5 中断源扩展硬件系统设计方案IR1IR2IR3IR4IR5IR6IR7IR88.2 定时器 8.2.1 定时器结构

8、SRESETTRB周期寄存器（PRD）预标定分频系数（TDDR）预标定计数器（PSC）借位定时寄存器（TIM）借位CLKOUTTSSTINTTOUT图8-6 定时器组成框图132定时器由TIM，PRD，TCR三个寄存器组成：（1）TIM在数据存储寄存器中的地址为0024H，是减1计数器。（2）PRD地址为0025H，存放定时时间常数。（3）TCR地址为0026H，存储定时器的控制及状态位。定时器产生中断的计算公式如下： 定时周期=CLKOUT(TDDR+1)(PRD+1) 定时器是一个在片减数计数器，用于周期性地产生CPU中断。定时器被预定标器驱动，后者每个CPU时钟周期减1。每当计数器减至0

9、时，产生一个定时器中断，同时在下一周期计数器被定时周期的值重新装载。8.2.2 时钟发生器 TMS320C54x的时钟发生器要求硬件有一个参考时钟输入，其内部由振荡器和锁相环PLL电路组成。因此，TMS320C54x的实际工作时钟频率可用软件编程或外部硬件电路在给定外部时钟频率的基础上进行调整控制。 VDDX1 X2/CLKIN X2/CLKINC1C2(b) 外部时钟(a) 内部时钟图8-8 参考时钟输入 锁相环PLL的配置分为硬件和软件两种：（1）硬件配置的PLL表表8-2 硬件硬件PLL时钟配置方式时钟配置方式引脚状态引脚状态时钟方式时钟方式CLKMD1CLKMD2CLKMD3方案方案1

10、方案方案2000用外部时钟源，PLL3用外部时钟源，PLL5110用外部时钟源，PLL2用外部时钟源，PLL4100用内部时钟源，PLL3用内部时钟源，PLL5010用外部时钟源，PLL1.5用外部时钟源，PLL4.5001用外部时钟源，频率除以2用外部时钟源，频率除以2111用内部时钟源，频率除以2用内部时钟源，频率除以2101用外部时钟源，PLL1用外部时钟源，PLL1011停止方式停止方式（2）软件可编程PLL表表8-3 复位时设置的时钟方式复位时设置的时钟方式引脚状态引脚状态CLKMD寄存器复位值寄存器复位值时钟方式时钟方式CLKMD1CLKMD2CLKMD30000000H用外部时钟

11、源，频率除以20011000H用外部时钟源，频率除以20102000H用外部时钟源，频率除以21004000H用内部时钟源，频率除以21106000H用外部时钟源，频率除以21117000H用内部时钟源，频率除以21010007H用外部时钟源，PLL1011停止方式151211103210PLLMULPLLDIVPLLCOUNTPLLON/OFFPLLNDIVPLLSTATUS图8-9 时钟模式寄存器CLKMD表表8-4 PLL分频及倍频系数配置表分频及倍频系数配置表PLLNDIVPLLDIVPLLMUL乘系数乘系数0 x0140.50 x150.2510014PLLMUL+110151110

12、或偶数PLLMUL/2+0.511奇数PLLMUL/4CLKOUT频率（MHz）PLL锁定时间与CLKOUT频率关系 PLL锁定时间（s） 8.2.3 定时器/计数器应用 1方波发生器 2脉冲频率监测 3周期信号周期检测 8.3 主机接口HPI数据锁存器HPI控制寄存器HPI地址寄存器HPI存储器HPI控制逻辑MUXMUXDSP数据DSP地址HPI16161688图8-11 主机接口框图接口控制信号1HPI与主机的连接框图 HD0-HD7HCNTL0/1(地址或控制线)HBIL(第1还是第2字节)HR/WHDS1HDS2HCSHASHRDYHINTDataAddressRead/WriteDa

13、ta StrobeAddress Latch EnableReady InterruptTMS320C54x 主设备82(数据选通信号和片选信号)(地址选通信号)图8-12 TMS320C54xHPI与主机连接框图表表8-5 HPI信号的名称和功能信号的名称和功能HPI引脚引脚主机引脚主机引脚状状 态态信号功能信号功能HD0HD7数据总线IOZ双向并行三态数据总线。当不传送数据(HDSx或HCS=1)或EMU1/OFF=0(切断所有输出)时，HD7(MSB)HD0(LSB)均处于高阻状态HCS地址线或控制线I片选信号。作为HPI的使能输入端，在每次寻址期间必须为低电平，而在两次寻址之间也可以停

14、留在低电平HAS地址锁存使能(ALE)或地址选通或不用(连到高电平)I地址选通信号。如果主机的地址和数据是一条多路总线，则HAS连到主机的ALE引脚，HAS的下降沿锁存HBIL，HCNTIL0/l和HR/W信号；如果主机的地址和数据线是分开的，就将HAS接高电平，此时靠HDS1，HDS2或HCS中最迟的下降沿锁存HBIL，HCNTL0/l和HR/W信号HBIL地址或控制线I字节识别信号。识别主机传送过来的是第1个字节还是第2个字节： HBIL0 第1个字节； HBIL1 第2个字节。第1个字节是高字节还是低字节，由HPIC寄存器中的BOB位决定HCNTL0HCNTL1地址或控制线I主机控制信号

15、，用来选择主机所要寻址的HPIA寄存器或HPI数据锁存器或HPIC寄存器：HCNTL1HCNTL0说 明00主机可以读/写HPIC寄存器01主机可以读/写HPID锁存器。每读1次，HPIA事后增1；每写1次，HPIA事先增l10主机可以读/写HPIA寄存器。这个寄存器指向HPI存储器11主机可以读/写HPID锁存器。HPIA寄存器不受影响HDS1HDS2读选通和写选通或数据选通I数据选通信号，在主机寻址HPI周期内，控制HPI数据的传送。HAS1和HAS2信号与HAS一道产生内部选通信号 2HPI控制寄存器表表8-6 HPI控制寄存器（控制寄存器（HPIC）中的各状态位）中的各状态位位位主主

16、机机TMS320C54x说说 明明BOB读写字节选择位。如果BOB=1，第1个字节为低字节；如果BOB=0，第1个字节为高字节。BOB位影响数据和地址的传送。只有主机可以修改这一位，TMS320C54x对它既不能读也不能写SMOD读读写寻址方式选择位。如果SMOD=1，选择共用寻址方式（SAM方式）；如果SMOD=0，选择仅主机寻址方式（HOM方式），TMS320C54x不能寻址HPI的RAM区。TMS320C54x复位期间，SMOD=0；复位后，SMOD=1。SMOD位只能由TMS320C54x修正，然而TMS320C54x和主机都可以读它DSPINT写主机向TMS320C54x发出中断位。

17、这一位只能由主机写，且主机和TMS320C54x都不能读它。当主机对DSPINT位写l时，就对TMS320C54x产生一次中断。对这一位，总是读成0。当主机写HPIC时，高、低字节必须写入相同的值HINT读写读写TMS320C54x向主机发出中断位。这一位决定HINT输出端的状态，用来对主机发出中断。复位后，HINT=0，外部HINT输出端无效（高电平）。HINT位只能由TMS320C54x置位，也只能由主机将其复位。当外部引脚HINT为无效（高电平）时，TMS320C54x和主机读HINT位为0；当HINT为有效（低电平）时；读为11512111098743210XHINT0SMODBOBX

18、HINT0SMODBOB (a) 主机从HPIC寄存器读出的数据1512111098743210XHINTDSPINTXBOBXHINTDSPINTXBOB (b) 主机写入HPIC寄存器的数据1543210XHINT0SMOD0 (c) TMS320C54x从HPIC寄存器读出的数据1543210XHINTXSMODX (d) TMS320C54x写入HPIC寄存器的数据注：读出时的X表示读出的是未知值；写入时的X表示可以写入任意值。图8-13 主机和TMS320C54x寻址HPIC寄存器的结果8.4 串行口 8.4.1 标准同步串行口 表表8-7 TMS320C54x芯片串行口配置芯片串行

19、口配置芯片型号芯片型号SPBSPMcBSPTMDC5412000C5420101C5430101C5451100C5461100C5480201C5490201C54020020C54090020C54100030C542000601. SP串口结构图8-14 标准同步串口结构数据总线（DATA BUS）数据发送寄存器（DXR 16）发送移位寄存器（XSR 16）装载控制逻辑位/字控制计数器CLKR数据接收寄存器（DRR 16）装载控制逻辑接收移位寄存器（RSR 16）位/字控制计数器DRFSRClearClockRINT161616XINT16FSXCLKXClearClockDXC54x

20、设备0DXFSXCLKXC54x 设备1DRFSRCLKR图8-15 串行口收发数据的一种接法 2SPC串口控制寄存器 1514131211109876543210freesoftRSRFULLXSREMPTYXRDYRRDYIN1IN0RRSTXRSTTXMMCMFSMFODLBRES图8-16 定时控制状态寄存器SPCDR(内部)DX01MUXDRDLBFSR(内部)FSX01MUXFSRDLBCLKR(内部)CLKX01MUXCLKRDLB MCM(a)(b)(c)图8-17 串行口多路开关 3串口工作注意事项 (1)字符组模式是是否否否FSR发生停止本次接收，开始下次接收（丢失1个字）

21、忽略FSRRSRFULL=1接收数据接收进行中？RSRFULL置位？RSR满？图8-18 SP串口工作状态流程是是否否FSR发生停止本次接收，开始下次接收（丢失1个字）忽略FSR接收数据接收进行中？RSRFULL置位？图8-19 BSP串口工作状态流程是是否是否停止发送DXR拷贝到XSR 产生发送中断XINT开始发送(丢1个字)写新的DXR？否FSR发生发送进行中？新DXR发送？图8-20 串口发送工作流程XSREMPTY=0 DXR拷贝到XSR无发送中断XINT 开始发送DXR拷贝到XSR (只BSP)产生发送中断XINT(只BSP)开始发送DXR拷贝到XSR(只BSP)产生发送中断XINT

22、(只BSP)开始发送(2) 连续模式是停止接收开始下次接收当前字丢失否FSR发生发送进行中？图8-21 串口连续模式接收工作流程RSRFULL=1 忽略脉冲是是图8-22 串口连续模式发送工作流程停止发送否FSR发生发送进行中？XSREMPTY=0 DXR拷贝到XSR无发送中断XINT开始发送DXR拷贝到XSR 产生发送中断XINT开始发送(丢1个字)否写新的DXR？DXR拷贝到XSR无发送中断XINT开始发送8.4.2 缓冲同步串行口 BFSRBCLKRBDXBDRBCLKXBRINTBMINTBXINT1116TMS320C54x内存界面自动缓冲单元ABU控制 XRDY RRDY BXIN

23、T BMINT BRINTBDXRBSPCEBXSRBRSRBDRRBSPC串口控制逻辑中断控制TMS320C54xCPU界面中断逻辑BFSX图8-23 BSP结构 1BSP标准模式 表表8-9 SP与与BSP的差别的差别SPC状态状态SPBSPRSRFULL=1要求RSR满，且FSR出现。连续模式下，只需RSR满只需BRSR满溢出时RSR数据保留 溢出时RSR数据保留溢出时BRSR内容丢失溢出后连续模式接收重新开始 只要DRR被读，接收重新开始只有BDRR被读且BFSR到来，接收才重新开始DRR中进行8，10，12位转换时扩展符号 否是XSR装载，XSREMPTY清空，XRDY/XINT中断

24、触发 装载DXR时出现这种状况装载BDXR且BFSK发生，出现这种状况对DXR和DRR的程序存取任何情况下都可以在程序控制下对DRR和DXR进行读写。不启动ABU功能时，BDRR只读，BDXR只写。只有复位时BDRR可写。BDRR任何情况下只能读最大串口时钟速率 CLKOUT/4CLKOUT初始化时钟要求只有帧同步信号出现，初始化过程才能完成。如果在帧同步信号发生期间或之后XRST/RRST变为高电平，则帧同步信号丢失标推BSP情况下，帧同步信号FSX出现后，需要一个时钟周期CLKOUT的延时，才能完成初始化过程。自动缓冲模式下，FSX出现之后，需要六个时钟周期的延时，才能完成初始化过程 省电

25、操作模式IDLE2/3 无 有 2BSP增强模式BU控制PCMFIGFECLKPFSPCLKDV图8-24 BSPCE寄存器表表8-10 SPC中的字长控制位中的字长控制位FOFE字长字长(位位)001601101081112 3ABU自动缓冲单元 ABU的功能是自动控制串口与固定缓冲内存区中的数据交换，且独立于CPU自动进行。ABU利用5个存储器映射寄存器，包括地址发射寄存器AXR，块长度发送寄存器BKX，地址接收寄存器ARR，块长度接收寄存器BKR，串口控制寄存器BSPCE。前四个寄存器都是11位的片上外设存储器映射寄存器，但这些寄存器按照16位寄存器方式读，5个

26、高位为0。如果不用自动缓冲功能，这些寄存器可以作为通用寄存器用。 TBAARH00缓冲区顶部上半部分ARHARL缓冲区当前位置ARX/RARHBKL1下半部开始下半部分001ARHBKL缓冲区底部图8-25 循环寻址示意图4BSP操作注意事项(1)串口初始化时序 (2)ABU的软件初始化 BSP发送初始化步骤：写0008H到BSPCE复位和初始化串口； 写0020H到IFR清除挂起的串口中断； 用0020H与IMR进行或操作，使能串口中断； 清ST1的INTM位使能全局中断；写1400H到BSPCE初始化ABU的发送器； 写缓冲开始地址AXR；写缓冲长度BKX；写0048H到BSPCE开始串口

27、操作.BSP接收初始化步骤：写0000H到BSPCE复位和初始化串口；写0020H到IFR清除挂起的串口中断；用0020H与IMR进行或操作，使能串口中断；清ST1的INTM位使能全局中断；写1400H到BSPCE初始化ABU的发送器；写缓冲开始地址AXR；写缓冲长度BKX；写0048H到BSPCE开始串口操作 5BSP省电工作模式 TMS320C54x提供几种省电工作模式，允许部分或整个器件进入休眠或低功耗状态。省电状态可在如下几种方式下调用：执行IDEL指令，或将HM状态位设置为低，令HOLD引脚为低电平。BSP可以像其他片上外设一样（定时器、标准串口），利用发送或接收中断唤醒处于睡眠状态

28、的CPU。 当处于IDEL或HOLD模式时，BSP继续工作。当工作于IDEL2/3时，不同于串口和片上其他外设被停止的情形，BSP仍然可以工作。标准模式下，当器件工作于IDEL2/3模式时，若BSP利用外部时钟及外部帧同步信号，则这个端口将继续工作。若在执行IDEL2/3指令之前，INTM=0，发送或接收中断将唤醒省电模式工作的CPU。如果使用内部时钟和帧同步信号，BSP会保持IDEL2/3状态直到CPU重新工作。 自动缓冲模式下，当器件工作于IDEL2/3模式时，如果BSP利用外部时钟和帧同步信号，一个发送和接收事件将接通内部时钟信号以便完成DXR（DRR）内存转换。一旦转换完成，BSP内部

29、时钟自动关断，芯片保持IDEL2/3工作状态。当器件执行IDEL2/3之前，如果INTM=0，且发送或接收缓冲区半空、全空或全满时，ABU的发送或接收中断可以唤醒器件的CPU。8.4.3 TDM时分复用串口图8-26 TDM时分连接示意图器件0器件7TDX TDR TFSX TFSR TCLKX TCLKRTMS320C54x 器件1 8.4.4 McBSP多通道带缓冲串口 1McBSP特点 (1)充分的双向通信；(2)双倍的发送缓冲和三倍的接收缓冲数据存储器，允许连续的数据流；(3)独立的接收、发送帧和时钟信号；(4)可以直接与工业标准的编码器、模拟界面芯片（AICs），其他串行 A/D，D

30、/A器件通信连接；(5)具有外部移位时钟发生器及内部频率可编程移位时钟;(6)可以直接利用多种串行协议接口通信，例如，T1/E1，MVIP，H100， SCSA，IOM-2，AC97，IIS，SPI等；(7)发送和接收通道数最多可以达到128路；(8)宽范围的数据格式选择，包括8，12，16，20，24，32位字长；(9)利用_律或A_律的压缩扩展通信；(10)8位数据发送的高位、低位先发送可选；(11)帧同步和时钟信号的极性可编程；(12)可编程内部时钟和帧同步信号发生器。2McBSP结构及工作原理 1 6位外设总线RSRRBRXSRDRRDXR扩展压缩SPCRRCRXCRSRGRPCRMC

31、RRCERXCER时钟和帧同步信号发生和控制多通道选择RINT XINT REVT XEVT REVTA XEVTA中断到CPU同 步 事 件 到 DMADRDXCLKXCLKRFSXFSRCLKS图8-27 McBSP内部结构表表8-11 McBSP寄存器列表寄存器列表地地 址址子地址子地址名称缩写名称缩写寄存器名称寄存器名称*McBSP0McBSP1McBSP2RBRl,2接收移位寄存器l,2RSR1,2接收缓冲寄存器l,2XSR1,2发送移位寄存器l,20020H0040H0030HDRR2x数据接收寄存器20021H0041H0031HDRR1x数据接收寄存器10022H0042H00

32、32HDXR2x数据发送寄存器20023H0043H0033HDXR1x数据发送寄存器10038H0048H0034HSPSAx子地址寄存器0039H0049H0035H0000HSPCR1x串口控制寄存器10039H0049H0035H0001HSPCB2x串口控制寄存器20039H0049H0035H0002HRCR1x接收控制寄存器10039H0049H0035H0003HRCR2x接收控制寄存器20039H0049H0035H0004HXCR1x发送控制寄存器10039H0049H0035H0005HXCR2x发送控制寄存器20039H0049H0035H0006HSRGR1x采样率发

33、生寄存器10039H0049H0035H0007HSRGR2x采样率发生寄存器20039H0049H0035H0008HMCR1x多通道寄存器10039H0049H0035H0009HMCR2x多通道寄存器20039H0049H0035H000AHRCERAx接收通道使能寄存器A0039H0049H0035H000BHRCERBx 接收通道使能寄存器B0039H0049H0035H000CHXCERAx 发送通道使能寄存器A0039H0049H0035H000DHXCERBx 发送通道使能寄存器B0039H0049H0035H000EHPCRx引脚控制寄存器 3McBSP串口配置 151413

34、121110876543210DLBRJUSTCLKSTP保留DXENAABISRINTMRSYNCERRRFULLRRDYRRSTRW，+0RW，+0RW，+0R，+0RW，+0RW，+0RW，+0RW，+0R，+0R，+0RW，+0图8-28 串口接收控制寄存器SPCR1结构 15109876543210保留freesoftFRSTGRSTXINTMXSYNCERRXEMPTYXRDYXRSTR，+0RW，+0R，+0RW，+0RW，+0RW，+0RW，+0R，+0R，+0RW，+0图8-29 串口发送控制寄存器SPCR2的结构15141312111098保留XIOENRIOENFSXMF

35、SRMCLKXMCLKRMR，+0RW，+0RW，+0RW，+0RW，+0RW，+0RW，+076543210保留CLKS-STATDX-STATDR-STATFSXPFSRPCLKXPCLKRPR，+0R，+0R，+0R，+0RW，+0RW，+0RW，+0RW，+0图8-30 串口引脚控制寄存器PCR的结构4接收和发送寄存器RCR1,2,XCR1,2 151487540保留RFRLEN1RWDLEN1保留R，+0RW，+0RW，+0R，+0图8-31 接收控制寄存器RCR1151487543210RPHASERFRLEN2RWDLEN2RCOMPANDRFIGRDATDLYWR，+0RW，+

36、0RW，+0WR，+0WR，+0WR，+0图8-32 接收控制寄存器RCR2151487540保留XFRLEN1XWDLEN1保留R，+0RW，+0RW，+0R，+0图8-33 发送控制寄存器XCR1151487543210XPHASEXFRLEN2XWDLEN2XCOMPANDXFIGXDATDLYWR，+0RW，+0RW，+0WR，+0WR，+0WR，+0图8-34 发送控制寄存器XCR2 5发送和接收工作步骤 表表8-12 McBSP复位状态复位状态McBSP引脚引脚引脚状态引脚状态芯片复位芯片复位RSMcBSP复位复位接收复位接收复位RRST=0，GRST=0发送复位发送复位XRST=

37、0，GRST=0DR输入输入输入CLKR输入/输出/高阻输入如果为输入，状态已知如果输出，CLKR运行FSR输入/输出/高阻输入如果为输入，状态已知如果输出，FSRP未激活CLKS输入/输出/高阻输入输入DX输出输入高阻高阻CLKX输入/输出/高阻输入如果为输入，状态已知如果输出，CLKX运行FSX输入/输出/高阻输入如果为输入，状态已知如果输出，FSXP未激活CLKS输入输入输入 6多通道选择配置留RPBBLKRPABLKRCBLK保留RMCMR，+0RW，+0RW，+0R，+0R，+0WR，+0图8-35 McBSP多通道寄存器MCR115987654210保留X

38、PBBLKXPABLKXCBLKXMCMR，+0RW，+0RW，+0R，+0WR，+0图8-36 McBSP多通道寄存器MCR215141312111098RCEA15RCEA14RCEA13RCEA12RCEA11RCEA10RCEA9RCEA8WR，+0RW，+0RW，+0WR，+0WR，+0WR，+0WR，+0WR，+076543210RCEA7RCEA6RCEA5RCEA4RCEA3RCEA2RCEA1RCEA0WR，+0RW，+0RW，+0WR，+0WR，+0WR，+0WR，+0WR，+0图8-37 A区接收通道使能寄存器RCERA15141312111098RCEB15RCEB14

39、RCEB13RCEB12RCEB11RCEB10RCEB9RCEB8WR，+0RW，+0RW，+0WR，+0WR，+0WR，+0WR，+0WR，+076543210RCEB7RCEB6RCEB5RCEB4RCEB3RCEB2RCEB1RCEB0WR，+0RW，+0RW，+0WR，+0WR，+0WR，+0WR，+0WR，+0图8-38 B区接收通道使能寄存器RCERB15141312111098XCEA15XCEA14XCEA13XCEA12XCEA11XCEA10XCEA9XCEA8WR，+0RW，+0RW，+0WR，+0WR，+0WR，+0WR，+0WR，+076543210XCEA7XCE

40、A6XCEA5XCEA4XCEA3XCEA2XCEA1XCEA0WR，+0RW，+0RW，+0WR，+0WR，+0WR，+0WR，+0WR，+0图8-39 A区发送通道使能寄存器XCERA15141312111098XCEB15XCEB14XCEB13XCEB12XCEB11XCEB10XCEB9XCEB8WR，+0RW，+0RW，+0WR，+0WR，+0WR，+0WR，+0WR，+076543210XCEB7XCEB6XCEB5XCEB4XCEB3XCEB2XCEB1XCEB0WR，+0RW，+0RW，+0WR，+0WR，+0WR，+0WR，+0WR，+0图8-40 B区发送通道使能寄存器X

41、CERB8.4.5 串口应用CLKXDXDRFSXSCLKDINDOUTC/SC5402 McBSPMAX1247图8-41 MAX1247连接示意图8.5 存储器与I/O扩展8.5.1 存储器和I/O扩展基本方法 1外部总线特性 表表8-13 TMS320C54x的主要外部接口信号的主要外部接口信号信号名称信号名称C541，C542，C543，C545，C546C5410C5402，C5409C5420说说 明明A0A15150220190170地址总线D0D15150150150150数据总线MSTRB外部存储器选通信号PS程序空间片选信号DS数据空间片选信号IOSTRBI/O空间选通信号

42、ISI/O空间片选信号R / W读/写信号READY数据准备完成信号HOLD保持请求信号HOLDA保持响应信号MSC微状态完成信号IAQ中断请求信号IACK中断响应信号读CLKOUT数据读写取地址图8-42 外部总线操作优先权例8-4外部总线操作冲突例子。一个并行指令周期内，CPU存取外部存储器两次，譬如取一条指令、写一个数据存储器或外部I/O器件时，将发生流水线冲突，这个流水线冲突会由预定义的流水线优先权由CPU自行解决。外部总线读写优先权如图8-42所示，在一个指令周期内的CPU写-读-读操作时序，包括读取一条指令、读写外部数据操作数。因为数据存取比程序读取有更高的优先权，只有在所有的数据

43、存取完成后，才能够开始程序的读、取。当程序和数据存于外部存储器时，如果一条单操作数写指令后跟着一条双操作数读指令或一条32位操作数读指令时，流水线冲突就会发生。 2外部总线等待发生器 151412119865320保留/XPAI/O空间（64K）数据空间（高32K）数据空间（低32K）程序空间（高32K）程序空间（低32K）RR/WR/WR/WR/WR/W图8-43 SWWSR寄存器表表8-14 等待状态控制寄存器各字段功能等待状态控制寄存器各字段功能位号位号名称名称复位值复位值功功 能能15保留0C542，C546为保留位；C5402，C548 ，C549，C5409， C5410，C542

44、0为扩展程序地址控制位，由地址的字段选择程序存储器的地址范围1412I/O空间111BI/O空间字段：此字段值（07）对应于I/O空间（0000HFFFFH）插入的等待状态周期数119数据空间111B数据空间字段：此字段值（07）对应于数据空间（8000HFFFFH）插入的等待状态周期数86数据空间111B数据空间字段：此字段值（07）对应于数据空间（0000H7FFFH）插入的等待状态周期数53程序空间111B程序空间字段：此字段值（07）对应于程序空间（8000HFFFFH）插入的等待状态周期数20程序空间111B程序空间字段：此字段值（07）对应于程序空间（0000H7FFFH）插入的等待状态周期数3外部总线接口分区转换时序 CLKOUT图8-47 程序存储器读操作和数据存储器读操作之间分区转换定时图CLKOUT地址数据R / WPSMSTRB附加周期D