EDA 大作业 汽车信号灯 VHDL 西电

1、西安电子科技大学EDA大作业基于VHDL语言的汽车信号灯班级姓名学号总体设计过程一、需求分析根据现代交通规则，汽车尾灯控制器应满足以下基本要求：1.汽车正常使用时各指示灯不亮2.汽车右转时，右转弯灯亮3.汽车左转时，左转弯灯亮4.汽车刹车时，开启刹车灯5.汽车夜间行驶时，左右两侧的指示灯同时一直亮，供照明使用6.左转弯灯右转弯灯不能同时亮二、汽车信号灯控制器的工作原理汽车信号灯控制器是一个状态机的典型应用。当汽车正常行驶时所有指示灯都不亮；当汽车向左侧转弯时，汽车左侧的指示灯LD1亮；当汽车向右转弯时，汽车右侧的指示灯RD1亮；当汽车刹车时，汽车右侧的指示灯RD2和汽车左侧的指示灯LD2同时亮

2、；当汽车在夜间行驶时，汽车右侧的指示灯RD3和汽车左侧的指示灯LD3同时一直亮。通过设置系统的输入信号：系统时钟信号CLK，汽车左转弯控制信号LEFT，汽车右转弯控制信号RIGHT，刹车信号BRAKE，夜间行驶信号NIGHT和系统的输出信号：汽车左侧3盏指示灯LD1、LD2、LD3和汽车右侧3盏指示灯RD1、RD2、RD3来实现以上功能。系统的整体组装设计原理如图：三、汽车运行状态表和总体框图开关控制汽车运行状态右侧信号灯左侧信号灯S0 S1 S2 S3RD1 RD2RD3LD1LD2LD30 0 0 0正常运行灯灭灯灭0 0 1 0左转弯灯灭LD1点亮0 0 0 1右转弯RD1点亮灯灭0 1

3、 0 0夜晚行车LD3RD3同时点亮（与左右灯互不影响）1 0 0 0刹车LD2RD2同时点亮（与左右灯互不影响）0 0 1 1左右同开，不亮灯汽车信号灯控制电路设计总体框图如图所示：开关控制电路右信号灯左信号灯时钟电路RD1RD2RD3 LD1LD2LD3频率生器器详细设计一、各个组成模块 实现的主要功能是通过开关控制从而实现汽车尾灯的点亮方式。汽车尾灯控制器有4个模块组成，分别为：时钟分频模块、汽车信号灯主控模块，左信号灯控制模块和右信号灯控制模块，以下介绍各模块的详细设计。二、时钟分频模块整个时钟分频模块的工作框图如图：时钟分频模块由VHDL程序来实现，下面是VHDL代码：LIBRARY

4、 IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY SZ IS PORT(CLK:IN STD_LOGIC; CP: OUT STD_LOGIC);END;ARCHITECTURE ART OF SZ IS SIGNAL COUNT:STD_LOGIC_VECTOR(7 DOWNTO 0); BEGIN PROCESS(CLK) BEGIN IF CLK'EVENT AND CLK='1' THEN COUNT<=COUNT+1; END IF; END PROCESS;

5、 CP<=COUNT(3);END ART;三、汽车信号灯主控模块汽车信号灯主控模块工作框图如图汽车信号灯主控模块由VHDL程序来实现，下面是VHDL代码：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY CARLIGHT IS PORT (LEFT,RIGHT,BRAKE,NIGHT:IN STD_LOGIC; LP,RP,LR,BRAKE_LED,NIGHT_LED:OUT STD_LOGIC);END;ARCHITECTURE ART OF CARLIGHT ISBEGIN NIGHT_LED<=NIGHT; BRAKE_LED&

6、lt;=BRAKE; PROCESS(LEFT,RIGHT) VARIABLE TEMP:STD_LOGIC_VECTOR(1 DOWNTO 0); BEGIN TEMP:=LEFT &RIGHT; CASE TEMP IS WHEN "00"=>LP<='0'RP<='0'LR<='0' WHEN "01"=>LP<='0'RP<='1'LR<='0' WHEN "10"=>L

7、P<='1'RP<='0'LR<='0' WHEN OTHERS=>LP<='0'RP<='0'LR<='1' END CASE; END PROCESS;END ART;四、汽车左信号灯控制模块汽车左信号灯控制模块工作框图如图汽车左信号灯控制模块由VHDL程序来实现，下面是VHDL代码：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY LC IS PORT(CLK,LP,LR,BRAKE,NIGHT:IN ST

8、D_LOGIC; LEDL,LEDB,LEDN:OUT STD_LOGIC);END;ARCHITECTURE ART OF LC ISBEGIN LEDB<=BRAKE; LEDN<=NIGHT;PROCESS(CLK,LP,LR)BEGINIF CLK'EVENT AND CLK='1'THEN IF (LR='0')THEN IF (LP='0')THEN LEDL<='0' ELSE LEDL<='1' END IF; ELSE LEDL<='0' EN

9、D IF; END IF;END PROCESS;END ART;四、汽车左信号灯控制模块汽车右信号灯控制模块工作框图如图汽车右信号灯控制模块由VHDL程序来实现，下面是VHDL代码：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY RC ISPORT(CLK,RP,LR,BRAKE,NIGHT:IN STD_LOGIC; LEDR,LEDB,LEDN:OUT STD_LOGIC);END;ARCHITECTURE ART OF RC ISBEGIN LEDB<=BRAKE; LEDN<=NIGHT; PROCESS(CLK,RP,LR

10、) BEGIN IF CLK'EVENT AND CLK='1' THEN IF (LR='0')THEN IF (RP='0')THEN LEDR<='0' ELSE LEDR<='1' END IF; ELSE LEDR<='0' END IF; END IF; END PROCESS;END ART;系统调试与仿真一、引脚配置对整个系统进行仿真，先配置其引脚：下图为所用器件下图为具体引脚配置二、仿真波形对时序仿真图进行分析：RIGHT，LEFT,NIGHT,BRAKE

11、 为输入信号，RIGHT为1表示右转，LEFT为1表示左转，NIGHT为1表示夜间行路，BRAKE为1表示刹车。RD1,RD2,RD3为输出信号，表示汽车右侧的三盏灯。LD1,LD2,LD3为输出信号，表示汽车左侧的三盏灯。如图所示：当RIGHT为1时，RD1输出为1表示右侧灯亮，当LEFT为1时，LD1为输出为1表示左侧灯亮，当NIGHT为1时，LD3,RD3输出均为1，表示左，右两侧各有一盏灯亮。当BRAKE为1时，LD2,RD2输出均为1，表示左，右两侧各有一盏灯亮。总 结经过此次EDA的设计实验，让我对VHDL语言有了更深刻的认识，并体会到了从产品设计到实验成形过程的不易！实验中发现了自己存在的问题以及缺少的知识，通过互联网