通信电路课程设计模版.doc

1、 通课程设计 题目院（系)名称 信息工程学院 专 业 班 级 2006电子信息工程技术普专2班学 号 040102075 学 生 姓 名 郑 重 指 导 教 师 2008年6月22日课程设计任务书2007-2008学年第二学期专业: 通信工程 学号： 姓名: 课程设计名称： 通信电路课程设计 设计题目： 集成宽带放大器 完成期限:自 2008 年 6 月 16 日至 2008 年 6 月 21 日共 1 周设计依据、要求及主要内容:一、设计依据,对相关基础要求1、通信电路、模拟电子技术、电路基础教科书及相关专业书籍。2、线性放大器,增益带宽积、负反馈在放大器中的作用。3、35人一组，可同用一个

2、题目。二、设计任务的主要内容，从专业角度的具体要求1、设计一个宽带放大器,由三级电路构成,前级采用“平衡差分对”以抑制“零漂”,末级采用“射随器”以提高带负载能力。2、由多路恒流源提供静态电流。3、引入串联电流/并联电压负反馈以改善放大器性能,且增益带宽可调.三、课程设计的主要工作、具体要求1、以教科书基础知识为底蕴,查找相关资料，目标是现代实用电路。2、充分消化相关资料后，拟出课题底稿，同组成员间磋商,或与指导教师交流，导师私下个别辅导.3、以小组为单位，接受理论验收,向主管指导教师答辩，面对面陈述课题的主要内容，并接受质询，教师打分。4、按规定独立撰写课程设计任务书，基本要求如下（供参考）

3、：（1）系统框图、总论(2）集成核心器件介绍：内电路框图、外端子功能（3）单元分块电路介绍（4）绘制相关图纸：系统框图(核心器件框图）、电路原理图.四、设计进度1周(2008年6月16日-2008年6月21日）五、参考资料沈伟慈通信电路西安：西安电子科技大学出版社,2004其他相关书籍。指导教师（签字): 教研室主任（签字）： 批准日期： 年 月 日你好摘 要数字测频计是一种基本的测量仪器，它是用于测量信号(方波、正弦波或其他脉冲信号）的频率，并用十进制数字显示。它具有精度高、测量迅速和读数方便等优点。它被广泛应用于航天、电子、测控等领域.在接下来的设计中，主要是通过数字测频计的原理来设计单元

4、电路中各个元件电路，然后对于整机电路和在此电路基础上的扩展电路进行设计,最后运用计数法的方式对周期进行测量。关键词：数字测频，锁存器,译码显示 目 录1 课题描述12 设计过程。.。12.1数字测频计基本原理. 1 2。1.1 .2。2 单元电路设计。22.3整机电路。42.4 扩展电路设计。.62。5 计数法测周期.。.。.。.。.。.8总结。.。.。.。9参考文献。.。.。.。101绪论在电子技术领域内，频率是一个最基本的参数，频率与其它许多电参量的测量方案，都有十分密切的关系.因此，频率的测量就显得更为重要,数字测频就是基于这种外部情况下而产生的,由此对于如何设计数字测频计，引发了许多不

5、同的设计思路，譬如基于单片机的数字测频,基于VHDL语言设计的数字测频计等等一系列的设计。通过设计简易数字测频计，可以解决频率与其他参量的测量。2设计过程2.1 数字测频计基本原理如何解释频率,其实就是周期性信号在单位时间（1s）内变化的次数.若在一定时间T内测得这个周期性信号的重复变化次数为N，则其频率可表示为 f=N/T。 （a） 组成框图 (b）波形图图2。1 数字测频计的组成框图和波形图 图2。1（a）是数字测频计的组成框图.被测信号经放大整形电路变成计数器所要求的脉冲信号I，其频率与被测信号的频率f x相同。时基电路提供标准时间基准信号II，其高电平持续时间t1=1秒，当l秒信号来到

6、时，闸门开通，被测脉冲信号通过闸门，计数器开始计数,直到l秒信号结束时闸门关闭，停止计数。若在闸门时间1s内计数器计得的脉冲个数为N，则被测信号频率f x =NHz.逻辑控制电路的作用有两个：一是产生锁存脉冲IV,使显示器上的数字稳定；二是产生清“0”脉冲V，使计数器每次测量从零开始计数。各信号之间的时序关系如图2。1(b）所示1。2.2 单元电路设计1放大整形电路设计首先，根据要求，设计电路如图2。2所示。它主要由整形及放大电路组成。 图2.2 放大整形电路图2锁存器锁存器就是把当前的状态锁存起来，使CPU送出的数据在接口电路的输出端保持一段时间锁存后状态不再发生变化,直到解除锁定.当时钟信

7、号变化时(可以是沿或电平),输入信号被器件保持恢复。图2。3示出一种用两个与非门构成的基本R-S锁存器 图2.3 RS锁存器3译码显示系统译码器实际上是由许多与门、或门、非门和它们的组合构成的。它有若干个输入端和若干个输出端（也可能只有一个输出端）。对某一个输出端来说,它的电平高低必然与输入的某一种状态相对应.可以说,译码器的译码输出决定了寻址空间的起始地址，内部译码决定了寻址空间的大小.在本次的课程设计中，主要运用的是并行译码显示方式。图2.4为单片机89C2051输出显示的一个例子，4位BCD码数据从其P1.0P1。3并行输出，经7段LED显示驱动电路CD4511译码后驱动LED显示，这样

8、只需向P1.0P1.3写入欲显示数字的BCD码，即可显示出相应的数字2。图2。4 并行译码显示方式4石英晶体振荡器石英晶体振荡器是利用石英晶体（二氧化硅的结晶体）的压电效应制成的一种谐振器件，它具有压电效应和谐振频率.石英晶体振荡器是由品质因素极高的石英晶体振子（即振荡电路和谐振器组成。晶体的切割取向、品质、电路形式及晶体振子的结构等，共同决定振荡器的性能。2.3 整机电路数字测频计的整机电路图如图2。5所示。电路可分为以下几个部分： 图2。5 数字测频计的整机电路图1放大整形电路 放大整形电路由晶体管3DG100与74LS00等组成.其中3DGl00组成放大器将输入频率为fx的周期信号如正弦

9、波、三角波等进行放大。与非门74LS00构成施密特触发器,它对放大器的输出信号进行整形，使之成为矩形脉冲。2逻辑控制电路根据图2。1（b)所示波形，在计数信号II结束时产生锁存信号IV，锁存信号IV 结束时产生清“0”信号V。脉冲信号IV和V可由两个单稳态触发器74LS123产生，它们的脉冲宽度由电路的时间常数决定。 设锁存信号IV和清“0”信号V的脉冲宽度tw相同,如果要求tw=0。02s，则得tw=0。45R，Cext=0。02s。若取Rext=10k，则Cext=tw/0。45Rext=4.4F。由74LS123的功能可得，当触发脉冲从1A端输入时，在触发脉冲的负跳变作用下，输出端1Q可

10、获得一负脉冲，其波形关系正好满足图2.1（b）所示的波形IV和V的要求.手动复位开关S按下时，计数器清“0"。3时基电路 时基电路的作用是产生一个标准时间信号（高电平持续时间为1s），由定时器555构成的多谐振荡器产生.若振荡器的频率f01/(t1+t2）0.8Hz，则振荡器的输出波形如图2.1（b)中的波形II所示，其中t1=1s，t2=0.25s。由公式t1=0。7(R1+R2)C和t2=0。7R2C，可计算出电阻R1、R2及电容C的值。 4锁存器 锁存器的作用是将计数器在1s结束时所计得的数进行锁存，使显示器上能稳定地显示此时计数器的值.如图2.1（b)所示，1s计数时间结束时

11、，逻辑控制电路发出锁存信号IV，将此时计数器的值送译码显示器.选用两个8位锁存器74L273可以完成上述功能。当时锁存信号CP的正跳变来到时，锁存器的输出等于输入。从而将计数器的输出值送到锁存器的输出端。高电平结束后，无论D为何值,输出端的状态仍保持原来的状态不边.所以在计数期间内，计数器的输出不会送到译码显示器3。2.4 扩展电路设计 按照上述方法所设计的数字频率计电路，测量的最高频率只能为9.999kHz，完成一次测量的时间约1.25s.若被测信号频率增加到数百千赫兹或数兆赫兹时,则需要增加频率范围扩展电路. 图2.6 频率范围量程扩展电路频率范围扩展电路如图2。6所示，该电路可实现频率量

12、程的自动转换。其工作原理是:当被测信号频率升高,千位计数器已满，需要升量程时，计数器的最高位产生进位脉冲Q3，送到由74LS92与两个D触发器共同构成的进位脉冲采集电路.第一个D触发器的1D端接高电平，当Q的下跳沿来到时，74LS92的Q端输出高电平，则第一个D触发器的1Q端产生进位脉冲并保持到清“0”脉冲到来。该进位脉冲使多路数据选择器74LS151的地址计数器74LS90加1，多路数据选择器将选通下一路输入信号，即比上一次频率低10倍的分频信号,由于此时个位计数器的输入脉冲的频率比被测频率f x低10倍，故要将显示器的数乘以10才能得到被测频率值，这可以通过移动显示器上小数点的位置来实现。

13、信号不经过分频 （10 输出)，显示器上的最大值为9。999kHz，若经过10分频后,显示器上的最大值为99.99 kHz，即小数点每向右移动一位，频率的测量范围扩大10倍4。进位脉冲采集电路的作用是使电路工作稳定，避免当千位计数器到8或9时，产生小数点的跳动.第二个D触发器用来控制清“0”，即有进位脉冲时电路不清“0”，而无进位时则清“0”。当被测频率降低需要转换到低量程时,可用千位（最高位）是否为零来判断.在此利用千位译码器74LS48的灭零输出端RBO，当RBO端为零时，输出为零，这时就需要降量程。因此，取其非作为地址计数器 74LS90的清“0”脉冲.为了能把高位多余的零熄灭,只需把高

14、位的灭零输入端RBI,同时把高位的RBO与低位的RBI相连即可.由此可见，只有当检测到最高位为“0”，并且在该1秒钟内没有进位脉冲时，地址计数器才清“0”复位，即转换到最低量程,然后再按升量程的原理自动换档，直到找到合适的量程。若将地址译码器74LS138的输出端取非，变成高电平以驱动显示器的小数点h，则可显示扩展的频率范围。2。5 计数法测周期1计数法测周期的基本原理当被测信号的频率较低时,采用直接测频方法由量程误差引起的测频误差太大，为了提高测低频时的准确度，应先测周期Tx,然后计算fx1/ Tx。数字频率计测周期的原理框图如图2.5。1所示。被测信号经过放大整形电路变成方波，加到门控电路

15、产生闸门信号,如Tx10ms,则闸门打开的时间也为10ms，在此期间内，周期为T的标准脉冲通过闸门进入计数器计数。若Tx1us，则计数器计得的脉冲数N= Tx/ Ts=10000个。若以毫秒（ms）为单位，则显示器上的读数为10。000。以上分析可见，频率计测周期的基本原理正好与测频相反，即被测信号用来控制闸门电路的开通与关闭，标准时基信号作为计数脉冲。2计数法测周期原理图计数法测周期原理图如图2。7所示。图2.7 计数法测周期原理图3计数法测周期测量结果 计数法测周期，实质上与数字测频计的原理是相反的.它是在信号来到时,开始计数,通过信号结束时的计数器所测的脉冲波形，计算脉冲个数N,由于f=

16、NHz，周期T则为1/f，即1/N。通过上述数字测频计的设计方案,可知完成一次测量的时间约1.25s，则周期T应为测量时间与计数器的脉冲个数之商，即1。25/N.被测信号经放大整形后的矩形脉冲如图2。8所示。图2。8 计数器所测矩形脉冲总 结通过这次电子技术的课程设计，我掌握和了解了许多关于数字测频计的有关知识，使我知识面展宽了，同时更让我坚信，学好电子技术方面的知识，对以后的发展是有很大的益处的，在这条路上一直走下去是前途无量的。在数字测频计的设计中,单元电路的设计是其中的基础,只有对各部分的作用有深刻的了解，才可以设计出符合设计要求的电路。整机电路在设计中是关键的关键,通过放大整形电路、时基电路和逻辑控制电路等电路构成整个电路,各个部分的相