福建师大福清分校微机原理课件第四章

1、第四章第四章 总线总线 4.1 总线概述总线概述4.2 8086/8088的的CPU总线与时序总线与时序4.3 Pentium的的CPU总线总线4.4 ISA局部总线局部总线4.5 PCI局部总线局部总线4.1 总线概述总线概述u总线是一种数据通道，系统各部件总线是一种数据通道，系统各部件共享共享u总线可同时挂接多个部件总线可同时挂接多个部件u总线分为：内部总线、局部总线、外部总线总线分为：内部总线、局部总线、外部总线u总线上任一部件发送的信息，系统内连接到总总线上任一部件发送的信息，系统内连接到总线上的部件均可收到线上的部件均可收到u信息传输时，每次只能有一个发送部件可利用信息传输时，每次只

2、能有一个发送部件可利用总线给一个接收部件发送信息总线给一个接收部件发送信息4.2 8086/8088的的CPU总线与时序总线与时序4.2.1 8086/8088的的CPU引线引线 8086/80888086/8088均为均为4040条引线、双列直插式封装，某些引线条引线、双列直插式封装，某些引线有多重功能，其功能转换有两种情况：一种是有多重功能，其功能转换有两种情况：一种是分时复用分时复用，另一种是按另一种是按组态组态定义定义. .用用80888088微处理器构成系统时，有两种不同的组态：微处理器构成系统时，有两种不同的组态： 最小组态最小组态用用80888088微处理器构成一个较小系统，即所

3、连微处理器构成一个较小系统，即所连的存储器容量不大，的存储器容量不大，I/OI/O端口也不多，此时系统的控制总端口也不多，此时系统的控制总线由线由80888088直接直接提供提供. . 最大组态最大组态用用80888088构成一个较大系统时，系统的控制信构成一个较大系统时，系统的控制信号不能由号不能由CPUCPU直接提供，而必须由直接提供，而必须由总线控制器总线控制器控制产生控制产生. .数据与数据与低低8 8位地址位地址分时复用分时复用状态与状态与高高4 4位地址位地址分时复用分时复用最大最大（最小）（最小）组态下组态下的控制的控制信号信号8088 CPU8088 CPU引线的排列引线的排列

4、 与组态无关与组态无关的引线的引线电源和定时线电源和定时线控制控制工作在工作在什么什么组态组态8088CPU8088CPU的引线信号：的引线信号：1.1.地址和数据线地址和数据线2.2.控制和状态线控制和状态线3.3.电源和定时线电源和定时线1.1.地址和数据线地址和数据线（1 1）AD7AD7AD0 AD0 低低8 8位地址位地址/ /数据线数据线. .利用内部的多路开关，数利用内部的多路开关，数据与低据与低8 8位地址位地址分时复用分时复用这些引线这些引线. .当当CPUCPU访问存储器或外设访问存储器或外设时，先输出访问地址，由外部锁存器锁存地址，再读时，先输出访问地址，由外部锁存器锁存

5、地址，再读/ /写所写所需要的数据需要的数据（2 2）A A1515A A8 8 中间中间8 8位地址线位地址线.8088.8088内部锁存内部锁存（3 3）A19A19A16/S6A16/S6S3 S3 高四位地址高四位地址/ /状态线状态线. .地址与状态地址与状态分分时复用时复用. .访问外设时，访问外设时，4 4位地址线不用位地址线不用. . 存储器的读存储器的读/ /写和写和I/OI/O操作时这些线用来输出状态信息：操作时这些线用来输出状态信息： S6 S5 S4 S3 S6 S5 S4 S3 0 F 0 F的的IFIF位位 0 0 ES0 0 ES 0 1 SS 0 1 SS 1

6、0 CS 1 0 CS 1 1 DS 1 1 DS 2.2.控制和状态线控制和状态线 分两种：一种分两种：一种80888088组态有关的线，另一类是与组态无关组态有关的线，另一类是与组态无关的线的线(1)(1)MN/MXMN/MX 控制控制80888088工作与什么组态工作与什么组态. .接电源（接电源（+5V+5V），），80888088处于最小组态，接地，处于最小组态，接地，80888088处于最大组态处于最大组态(2)(2)最小组态下的控制信号线最小组态下的控制信号线lIO/M IO/M 输入输出输入输出/ /存储器选择存储器选择信号信号. .输出低电平输出低电平访存；访存；输出高电平输

7、出高电平访问访问I/OI/O端口端口lWR WR 写信号写信号. .低电平有效，在执行存储器或低电平有效，在执行存储器或I/OI/O端口的写端口的写操作时输出的一个选通信号操作时输出的一个选通信号lINTAINTA 中断响应中断响应信号信号. .低电平有效低电平有效. .是是80888088响应外部响应外部INTRINTR而发出的中断响应信号而发出的中断响应信号lALE ALE 地址锁存允许地址锁存允许信号信号. . 是是80888088发出的选通脉冲，发出的选通脉冲，将将AD7AD7AD0AD0和和A19/S6A19/S6A16/S3A16/S3上出现的地址锁存到上出现的地址锁存到外部地址锁

8、存器中外部地址锁存器中lDT/R DT/R 数据发送数据发送/ /接收接收信号信号. . 低电平低电平接收数据，高接收数据，高电平电平发送数据发送数据lDEN DEN 数据允许数据允许信号信号. .低电平有效低电平有效lSSO SSO 系统状态输出信号系统状态输出信号. .与与IO/MIO/M、DT/RDT/R一起，反映一起，反映80888088所执行的操作所执行的操作lHOLD HOLD 保持请求保持请求信号信号. .用于直接存储器存取操作，即用于直接存储器存取操作，即DMADMA请求输入信号请求输入信号lHLDA HLDA 保持响应保持响应信号信号.DMA.DMA响应回答信号响应回答信号(

9、3)(3)最大组态下的控制信号线最大组态下的控制信号线lS2S2，S1S1，S0 3S0 3个状态信号个状态信号. . 其译码输出作为其译码输出作为80888088工作工作在最大组态时，对存储器和在最大组态时，对存储器和I/OI/O端的口读端的口读/ /写操作信号写操作信号. . 3 3个状态信号与个状态信号与CPUCPU所执行的操作见所执行的操作见P177,P177,表表4-14-1lRQ/GTRQ/GT0 0、RQ/GTRQ/GT1 1 总线请求总线请求/ /允许允许信号信号. . 双向，低电平双向，低电平有效有效. . 两个外设同时发出总线请求时，两个外设同时发出总线请求时，RQ/GTR

10、Q/GT0 0优先权优先权高于高于RQ/GTRQ/GT1 1lLOCK LOCK 锁定信号锁定信号. .低电平有效低电平有效. .该信号由前缀指令该信号由前缀指令LOCKLOCK使使其有效；有效时，别的总线设备不能取得对系统其有效；有效时，别的总线设备不能取得对系统3 3总线总线的控制权的控制权 lQSQS0 0，QSQS1 1 队列状态队列状态信号信号. .用于提供用于提供80888088指令队列状态指令队列状态 (4)(4)与组态无关的引线与组态无关的引线lRD RD 读选通读选通信号信号. .低电平时有效，表示正在进行存储低电平时有效，表示正在进行存储器或器或I/OI/O读操作读操作lR

11、EADY READY 准备就绪准备就绪信号信号. .是是CPUCPU寻址的存储器或寻址的存储器或I/OI/O口送口送来的响应信号来的响应信号lTEST TEST 测试信号测试信号. .它是由它是由WAITWAIT指令测试的信号指令测试的信号. .低电平低电平时，执行时，执行WAITWAIT后面的指令；高电平时，后面的指令；高电平时，CPUCPU进入空转进入空转等待状态等待状态lINTR INTR 中断请求中断请求信号信号. .它是外设发来的它是外设发来的可屏蔽中断可屏蔽中断请请求信号，可由标志寄存器中的中断允许标志位来屏求信号，可由标志寄存器中的中断允许标志位来屏蔽蔽lNMI NMI 非屏蔽中

12、断请求非屏蔽中断请求信号信号. .它是边沿触发信号，是不它是边沿触发信号，是不可屏蔽的可屏蔽的lRESET RESET 复位信号复位信号3.3.电源和定时线电源和定时线lVCC VCC 电源线电源线. .要求加要求加5V5V10%10%的电压的电压 lGND GND 地线地线.8086/8088.8086/8088有两条地线，这两条地线都有两条地线，这两条地线都要接地要接地 lCLK CLK 时钟信号时钟信号. .一般由时钟信号发生器一般由时钟信号发生器82848284输出，输出，它提供它提供80888088的定时操作的定时操作.8088.8088的标准时钟频率为的标准时钟频率为5MHz 5M

13、Hz 1.地址锁存器地址锁存器80888088在访问存储器或在访问存储器或I/OI/O设备时，设备时，低低8 8位位/ /高高4 4位地位地址与数据址与数据/ /状态分时复用，先输出地址，后输出数状态分时复用，先输出地址，后输出数据据/ /状态，为了不使状态，为了不使先送出的地址丢失，用先送出的地址丢失，用80888088组组建系统时，必须用地址锁存器建系统时，必须用地址锁存器 三态地址锁存器三态地址锁存器82828282、74LS373 74LS373 4.2.2 8088的的CPU系统和系统和CPU总线总线74LS37374LS3738D8D锁存器锁存器，其引线排列和功能为：，其引线排列和

14、功能为：2.双向总线驱动器双向总线驱动器74LS24574LS2458 8总线传送器总线传送器，引线排列如图：，引线排列如图：功能：功能： 输出允许输出允许G G 传送方向传送方向DIRDIR 操作操作 L H AL H AB B L L B L L BA A H H 隔离隔离增强增强8088的负载能力的负载能力3.时钟发生器时钟发生器8284A 80888088内部没有时钟信号产生电路。而用内部没有时钟信号产生电路。而用82848284向向80888088及系统提供符合定时要求的时钟信号及系统提供符合定时要求的时钟信号CLKCLK、准备好、准备好信号信号READYREADY、复位信号、复位信

15、号RESETRESET其内部结构的框图如下图所示：其内部结构的框图如下图所示：8284A8284A的框图的框图4.总线控制器总线控制器8288 u作用：作用：工作在最大组态时，工作在最大组态时，80888088不直接提供总线控制信不直接提供总线控制信号（如号（如ALEALE、存储器读、存储器读/ /写、写、I/OI/O读写等），它只提供状态读写等），它只提供状态信号信号S0S0S2S2，82888288对状态信号译码转换为总线控制信号对状态信号译码转换为总线控制信号u电路：电路：状态译码状态译码 对对S0S0S2S2译码译码命令信号发生器命令信号发生器 产生命令信号产生命令信号控制信号产生器控

16、制信号产生器 产生总线控制信号；产生总线控制信号；控制逻辑控制逻辑 控制控制82888288工作方式工作方式。u 命令信号命令信号 MRDC MRDC 存储器读命令存储器读命令. .通知被选中单元，把数据发送到通知被选中单元，把数据发送到数据总线上数据总线上 MWTC MWTC 存储器写命令存储器写命令. .把数据线上的数据，写入被选中把数据线上的数据，写入被选中存储单元存储单元 IORC I/O IORC I/O读命令读命令. .通知被选中通知被选中I/OI/O口，把数据发送到数口，把数据发送到数据总线上据总线上 IOWC I/O IOWC I/O写命令写命令. .把数据线上的数据写入被选中

17、把数据线上的数据写入被选中I/OI/O口口 AMWC AMWC 存储器超前写存储器超前写. .同同MWTCMWTC，只是提前一个时钟脉冲，只是提前一个时钟脉冲 AIOWC I/O AIOWC I/O超前写超前写. .同同IOWCIOWC，超前一个时钟脉冲，超前一个时钟脉冲 INTA INTA 中断响应命令中断响应命令u 总线控制信号总线控制信号 DT/R DT/R 数据发送数据发送/ /接收信号接收信号 DEN DEN 数据允许信号数据允许信号 MCE/PDEN MCE/PDEN 设备级联允许设备级联允许/ /外部数据允许信号外部数据允许信号 ALE ALE 地址锁存信号地址锁存信号5.最小组

18、态下的最小组态下的8088CPU系统系统 典型的最小组态下的典型的最小组态下的8088 CPU8088 CPU系统如图系统如图 ：80888088工作于最小组态工作于最小组态系统地址总线系统地址总线系统数据总线系统数据总线系统控制总线系统控制总线u A19 A19A16A16，A7A7A0A0为分时复用线，必须用地址锁存器为分时复用线，必须用地址锁存器74LS37374LS373或或82828282把这把这1212位地址锁存位地址锁存.A15.A15A8A8不用锁存不用锁存. .在在此全部锁存此全部锁存u 数据线可加双向驱动器，也可直接输出（小系统）数据线可加双向驱动器，也可直接输出（小系统）

19、. .用用80888088的数据允许信号的数据允许信号DENDEN接接245245的的OEOE， 80888088的的收发控的的收发控制制DT/RDT/R接接245245的的DIRDIRu 8088 8088的控制线可直接作系统的控制线可直接作系统控制总线，控制总线，RDRD、WRWR和和IO/MIO/M经组经组合形成存储器读合形成存储器读/ /写信号和写信号和I/OI/O读读/ /写信号写信号. .组合逻辑电路组合逻辑电路如右图所示：如右图所示：6.最大组态下的最大组态下的8088CPU系统系统 最大组态下的最大组态下的8088 CPU8088 CPU系统如图系统如图 ：80888088工作

20、于最大组态工作于最大组态82888288工作在工作在系统总线方式系统总线方式管理系统中断管理系统中断系统地址总线系统地址总线系统数据总线系统数据总线82888288控制形成控制形成控制总线控制总线1.指令周期、总线周期和指令周期、总线周期和T状态状态 计算机是在计算机是在程序控制程序控制下工作的，每条指令的执行，下工作的，每条指令的执行，都要经过都要经过取指，译码，执行取指，译码，执行三个阶段，这些操作三个阶段，这些操作都是在时钟脉冲都是在时钟脉冲CLKCLK的统一控制下一步一步进行的，的统一控制下一步一步进行的，它们都需要一定的时间它们都需要一定的时间4.2.3 8088的时序的时序u T状

21、态状态CPUCPU处理动作的最小单位，即一个时钟周期处理动作的最小单位，即一个时钟周期. .如：如：80888088的时钟频率为的时钟频率为5MHz5MHz，故时钟周期或，故时钟周期或1 1个个T T状态状态为为200ns 200ns u 指令周期指令周期执行一条指令所需要的时间执行一条指令所需要的时间. .80888088中不同指令的指令周期是不等长的中不同指令的指令周期是不等长的. .最短最短2 2个时钟个时钟周期，最长周期，最长200200个时钟周期（如：个时钟周期（如：1616位乘除法指令）位乘除法指令）u 总线周期总线周期把指令周期划分为一个个总线周期把指令周期划分为一个个总线周期.

22、 .基本基本的总线周期有存储器读的总线周期有存储器读/ /写、写、I/OI/O端口读端口读/ /写和中断响写和中断响应周期应周期如如, ,从存储器存取一个字节就是一个总线周期从存储器存取一个字节就是一个总线周期2.最小组态下的时序最小组态下的时序 （1 1）存储器读周期）存储器读周期由由4 4个个T T状态状态组成组成存储器读周期和输入周期时序存储器读周期和输入周期时序 （2 2）存储器写周期）存储器写周期由由4 4个个T T状态状态组成组成存储器写周期和输出周期时序存储器写周期和输出周期时序 3.最大组态下的时序最大组态下的时序 （1 1）存储器读周期）存储器读周期由由4 4个个T T状态状

23、态组成组成最大组态时存储器读周期时序最大组态时存储器读周期时序 （2 2）存储器写周期）存储器写周期由由4 4个个T T状态状态组成组成最大组态时存储器写周期时序最大组态时存储器写周期时序 （3 3）I/OI/O读和读和I/OI/O写周期写周期由由5 5个个T T状态状态组成组成最大组态时最大组态时I/OI/O读周期和读周期和I/OI/O写周期时序写周期时序 4.3 Pentium的的CPU总线总线4.3.1 地址线及控制信号地址线及控制信号u A31A31A3 A3 地址线地址线. .双向双向. .低低3 3位地址位地址 A2A2A0A0不对外，不对外，用于组合成字节允许信号用于组合成字节允

24、许信号BE7BE7BE0BE0u APAP 地址的地址的偶校验码输出线偶校验码输出线 u ADSADS 地址地址状态信号状态信号 u A20MA20M A A2020 以上的地址线屏蔽信号以上的地址线屏蔽信号 . .与与ISAISA总线兼容总线兼容的计算机系统中必须有该信号的计算机系统中必须有该信号 u APCHKAPCHK 地址校验地址校验出错出错信号信号. . 在读取在读取CacheCache时，时，PentiumPentium会对地址进行偶校验，如有错，则该信号输会对地址进行偶校验，如有错，则该信号输出低电平出低电平 4.3.2 数据线及控制信号数据线及控制信号u D D6363D DO

25、 O 数据线数据线 u BEBE7 7BEBE0 0 分别为分别为8 8个字节个字节的允许信号的允许信号 u DPDP7 7DPDP0 0 奇偶校验信号奇偶校验信号 u PCHKPCHK 读校验出错读校验出错 u PENPEN 奇偶校验允许信号奇偶校验允许信号. .若该信号输入为低电平，若该信号输入为低电平，则在读校验出错时处理器会自动作异常处理则在读校验出错时处理器会自动作异常处理 4.3.3 总线周期控制信号总线周期控制信号u D/C D/C 数据控制信号数据控制信号. .高电平高电平当前总线周期传当前总线周期传输的是数据，低电平输的是数据，低电平当前总线周期传输的是指令当前总线周期传输的

26、是指令 u M/IOM/IO 存储器存储器/ /输入输出访问信号输入输出访问信号. .高电平访存高电平访存，低低电平访问电平访问I/OI/O端口端口 u W/RW/R 读读/ /写信号写信号. .高电平高电平写写操作，操作，低电平低电平读读操操作作 u LOCKLOCK 总线封锁信号总线封锁信号. .低电平有效低电平有效u BRDYBRDY 突发就绪信号突发就绪信号 u NANA 下一个地址有效信号下一个地址有效信号 u SCYCSCYC 分割周期信号分割周期信号 4.3.4 Cache控制信号控制信号u CACHECACHE Cache Cache控制信号控制信号 u EADSEADS 外部

27、地址有效信号外部地址有效信号 u KENKEN Cache Cache允许信号允许信号 u FLUSHFLUSH Cache Cache擦除信号擦除信号u AHOLDAHOLD 地址保持请求信号地址保持请求信号 u PCDPCD和和PWTPWT 片外片外CacheCache控制信号控制信号 u WB/WTWB/WT 片内片内 CacheCache回写通写选择信号回写通写选择信号 u HITHIT和和HITMHITM Cache Cache命中信号和命中命中信号和命中CacheCache的状态信的状态信号号 u INVINV 无效请求信号无效请求信号 4.3.5 系统控制信号系统控制信号u INTRINTR 可屏蔽中断请求信号可屏蔽中断请求信号 u