2022年完整版,C54x

1、精选学习资料 - - - 欢迎下载1.dsp芯片内部采纳改进的哈佛结构、答应同时取指令和取数据、而且仍答应在程序空间和数 据空间之间相互传送数据；所谓哈佛结构、为将程序和数据的存贮空间分开、各有各的地址总线和数据总线；这样同一条指令可以同时对不同的存贮空间进行读操作或写操作、从而提高了处理速度； 和哈佛结构相协作的就为流水线操作；假如一条指令仅仅对一个数据空间操作、 哈佛结构就失去其存在的意义；而dsp指令又不行防止地需要一些单操作数指令；所谓流水线操作 、就为将各条指令执行过程的几个阶段 取指.译码.取操作数.执行 重迭进行、执行完第一条指令的第一步后 、紧接执行该指令的其次步 、同时执行下

2、条指令的第一步, 使得指令执行加快,使大多数指令都可以在单个指令周期内完成；2.dsp芯片内部采纳多总线结构, c54内x 部有 8 条 16 位总线,即1 条程序总线, 3 条数据总线,和4 条地址总线；程序总线pb传送取自程序存贮器的指令代码和立刻操作数或系数表中的数据；数据总线cb 和 db 传送读自数据存贮器的操作数；数据总线eb 传送写到存贮器的数据；地址总线传送执行指令所需的地址；3.dsp 执行一条指令,需要经过取指.译码.取操作数和执行等几个阶段；由于采纳流水线结构, 使指令执行的这几个阶段重迭进行；c54x有一个 6 级深度的流水线、在任何一个机器周期内,可以有16 条不同的

3、指令在同时工作,每条指令工作在不同级的流水线上；4. c54可x 寻址 64k 字程序空间,64k 字数据空间, 64k 字 i/o 空间,总共可寻址192k 字空间,而 c548和c549的程序空间可扩展到8m（即 8192k）字；5. c54x中,内部存贮器的形式有daram.saram 和 rom 三种, ram（包括daram 和saram）总为支配到数据存贮空间,也可以构成程序存贮空间;rom 一般构成程序存贮空间、 也可部分地支配到数据存贮空间；所谓双寻址ramdaram就为每个机器周期内可以进行两 次存取操作的ram 存贮器 、而单寻址ramsaram就为每个机器期间内只能进行一

4、次存取操作的 ram 存贮器；6.在处理器工作方式状态寄存器pmst中有 3 个状态位 mp/.ovly和 drom,用来支配 c54x片内存贮器作为程序或数据空间；如mp/0,就片内rom 支配到程序空间；如mp/=1、就片内 rom 担心排到程序空间； 如 ovly=0就、 片内 ram 只支配到数据存贮空间；如 ovly=1,就片内 ram 支配到程序和数据空间；如 drom 0,就片内 rom 担心排到数据空间； 如 drom1,就片内rom 支配到数据空间；7.为了增强处理器的性能, c54对x 片内 rom 进行分块,这样可以在对片内rom 的某一块取指的同时, 又可对片内rom

5、别的块读数据； 为了增强处理器的性能,c54x对片内 ram也进行分块,分块以后,可以在同一周期内从同一块daram 中取出两个操作数并将数据写 入另一块 daram 中；精品学习资料精选学习资料 - - - 欢迎下载8. c54和8 c54采9用分页扩展方法,把程序空间分成128 页,每页 64k 字,使其程序空间精品学习资料精选学习资料 - - - 欢迎下载可扩展到8m 字；因此,它们有23 根地址线,增加了一个额外的存贮器映象寄存器程序计数器扩展寄存器 （ xpc）；当片内 ram 支配到程序空间时,每页程序存贮器分成两部分： 一部分为公共的32k 字；另一部分为各自独立的32k 字；当

6、片内rom 被寻址（ mp/mc=0 ）、它只能在 0 页,不能映象到程序存贮器的其它页；精品学习资料精选学习资料 - - - 欢迎下载9. c54有x 两类特别功能寄存器,它们都映象到数据存贮器空间的0 页,第一类为cpu 寄存器,它们映象到数据空间的0000001fh 地址范畴内,主要用于程序的运算处理和寻址方式的挑选及设定,其次类为外围电路寄存器,它们映象到数据空间的 0020h005fh 区域内,主要用于掌握片内外设,包括串行通信掌握寄存器组.定时器掌握寄存器组. 机器周期设定寄存器组等；10.指数编码器可以在单个周期内执行exp指令, 求得累加器中数的指数值,并以 2 的补码的形式存

7、放到t 寄存器中；累加器的指数值冗余符号位8,也就为为消去余外符号位而 将累加器中的数值左移的位数,当累加器数值超过32 位时指数时个负值；11.对于 c54来x 说,不同型号器件的cpu 为相同的, 它由以下基本部件组成:40 位的 alu.2 个 40 位累加器.桶形移位寄存器（移位数为16 31）.乘法器 / 加法器单元.比较挑选和储备单元cssu.指数编码器.cpu状态和掌握寄存器；12累加器a 和 b 都可分为三部分：爱护位高阶位和低阶位；其中,爱护位用作运算时的数据余量 、以防止诸如自相关那样的迭代运算时溢出；13桶形移位寄存器的任务为为输入的数据定标,包括在alu 运算前对来自数

8、据存贮器的操作数或累加器的值进行定标对累加器的值进行移位归一化处理等；14 c54x cp有u一个 17 位× 17位硬件乘法器,它与一个40 位专用加法器相连,乘法器/ 加法器单元可以在一个流水线状态周期内完成一次乘法累加（mac）运算；当 st1 中的小数方式位frct=1,乘法器工作在小数相乘方式,乘法结果自动左移1 位,以消去余外的符号位；15比较挑选和储备单元cssu为专为 viterbi 算法设计的硬件单元,只要将st1 中的 c16位置 1,alu 就被配置成双16 位工作方式, 全部的双字指令都变成双16 位的算术运算指令；alu 可以在一个机器周期内完成两个16 位

9、数的加 / 减运算,结果分别存放在累加器的高16位和低 16 位,然后可以利用cmps指令对累加器的高16 位和低 16 位进行比较,并挑选较大者存放到指令所规定的存贮单元中；16状态寄存器0 中, arp字段为作为帮助寄存器指针,在间接寻址单操作数时,用来挑选帮助寄存器,当dsp工作在标准方式时,不能修正arp,它必需置 “0；”17状态寄存器0 中,dp 字段称数据存贮器页指针,在直接寻址方式,如 st1 中的 cpl=0,该字段（ 9 位）与指令中给出的低7 位地址一起形成一个16 位直接寻址存贮器的地址；18处理器工作方式状态寄存器pmst 中的 iptr字段（ 9 位）为中断的向量指

10、针,它指示中 断向量所驻面的128 字程序存贮器的位置,dsp复位时,这9 位字段全部置“1,”所以复位向量总为驻面在程序存贮器空间ff80h；19 c54寻x 址存贮器有两种基本形式：16 位数和 32 位数； 在 32 位数寻址时, 先处理高有效字,后处理低有效字；假如寻址的第1 个字处在偶地址,那么第 2 个字就在下一个 （较高精品学习资料精选学习资料 - - - 欢迎下载的）地址；假如寻址的第1 个字处在奇地址,那么第2 个字就处在前一个（较低的）地址；20 c54共x 有七种寻址方式,分别为立刻寻址肯定寻址累加器寻址直接寻址间接寻址存贮器映象寄存器寻址堆栈寻址；21立刻寻址就为在指令

11、中已经包含有执行指令所需的操作数； c54中x 的立刻数有两种形式；即短立刻数和长立刻数；22肯定寻址,就为在指令中包含有所要寻址的存贮单元的16 位地址；23累加器寻址, 就为利用累加器的数值 （低 16 位或低 23 位）作为地址来读写程序存贮器；24直接寻址,就为在指令中包含有数据存贮器地址（dma）的低7 位,由这7 位 dma 作为偏移地址值,与基地址值（dp 或 sp）一道构成16 位数据存贮器地址；25间接寻址就为利用8 个帮助寄存器（ar0 ar7）中的任一个arx中的内容作地址寻址64k 字数据存贮空间中的任一个存贮单元；26间接寻址方式中的位码倒序寻址,就为以arx 为指针

12、拜访数据存贮器之后,再把arx 的内容加 / 减 ar0 中的内容进行指针调整时,为以位倒序的方式进行,即进位 / 借位为从左到 右,而不为从右到左；27间接寻址方式中的循环寻址,就为在存贮器中设置一个长度为r 的循环缓冲区,用来储存最新的一批数据,缓冲区基地址的n 个最低有效位必需为0,即 n 为满意>r 的最小整数；将 r 值存放在循环缓冲区长度寄存器bk 中,并指定一个帮助寄存器arx指向循环缓冲区,寻址时以arx 的低 n 位作为循环缓冲区的偏移量进行所规定的寻址操作,并依据以下循环寻址方法修改偏移量,再返回arx的低 n 位；if0 index+step index=index

13、+stepelseif index+step bk index=index+step -bkelseif index+step<0 index=index+step+bk注：循环缓冲区的有效基地址即arx的低 n 位为 0 时所得值； 尾地址就为用bk 的低 n 位代替 arx的低 n 位所得到的,循环缓冲区的索引index 就为 arx 的低 n 位,步长step（必需小于 bk）可以 ±1,也可由ar0 或长立刻数给定；精品学习资料精选学习资料 - - - 欢迎下载28存贮器映象寄存器寻址为用来修改存贮器映象寄存器的内容,而不转变当前的dp 或 sp的值；可以有两种方式来产

14、生mmr 的地址； 直接寻址方式：不管dp 或 sp为何值,数据存贮器的高9 位地址均置0,利用指令中给出的低 7 位地址拜访mmr ； 间接寻址方式： 数据存贮器的高9 位地址被置0,用当前帮助寄存器中的低7 位寻址 mmr ,寻址后当前帮助寄存器的高9 位被迫置为 “0；”29堆栈寻址,就为利用堆栈指针sp来寻址；30 c54的x 程序计数器pc为一个 16 位计数器, 其中的内容为即将取指的某条指令的代码（包括立刻数系数表）在程序存贮器中的地址；复位时 、（ pc） =ff80h,次序执行程序时,pc 为按 pc+1 方式修改,对于分支转移指令,子程序调用与返回中断等操作,都将强行转变p

15、c的内容；31 c54x的指令系统中条件操作指令有条件分支转移指令条件执行指令xc条件存贮指令条件调用与返回指令；32 c54有x 两条能对其下条指令进行重复操作的指令rpt和 rptz,重复执行的次数等于重复计数器的内容 （rc）+1；rc中的内容不能编程设置只能由重复指令供应的操作数加载；重复操作功能使得那些乘法/ 累加和数据块传送等多周期指令在执行一次之后变成单周期指令；33单条重复指令一旦被取指译码, 直到重复循环完成以前, 对全部中断 （包括 nmi ,但不包括 ）均不响应,但在执行重复操作期间,假如 c54x响应 hold信号,那么如 st1 中的 hm 位为 0,就连续操作,否就

16、暂停操作；34执行块重复操作指令 rptb next-1 时,掌握规律自动将 （ pc）+2 rsa,将 nex-1 rea,同时将 1braf,之后每执行一次程序块重复操作, brc减 1,直到 brc减到 0,便将 0braf,因此,在执行块重复操作 rptb之前,必需通过装载指令把重复执行次数 n-1 加载到 brc；35上电后, 且时钟电路已正常工作,在复位引脚输入端加上至少2 个机器周期的低电平, c54便x 可完成复位操作；复位后（变成高电平）将pc置成 ff80h,处理器从ff80h处取指,并开头执行程序,复位后pmst 中的中断向量指针iptr 置成 1ffh,st1 中的中断

17、方式位 intm 置成 1,关闭全部的可屏蔽中断,中断标志寄存器ifr清 0,对 sp指针没有初始化；36复位后, pmst 中的 mp/ 位记载 mp/ 引脚的状态, 假如 mp/ =0 ,处理器便从片内 rom 地址 ff80h处取指开头执行程序,假如 mp/ =1,处理器就从片外程序存贮器地址 ff80h 处取指开头执行程序；37 c54支x 持硬件中断,也支持软件中断,硬件中断包括由外部中断口信号触发的外部硬件中断和由片内外围电路信号触发的内部硬件中断； 软件中断为由指令 intr trap或 reset精品学习资料精选学习资料 - - - 欢迎下载要求的中断；38 c54的x 可屏蔽

18、中断有外部引脚 输入的中断 ;片内外围电路, 如定时器串行口并行口 hpi 等引起的中断；c54x的非屏蔽中断包括全部的软件中断,以及两个外部硬件中断和 中断；硬件中断对 c54x全部操作方式都产生影响,而中断对 c54x的任何操作都不会产生影响, c54x响应 nmi 中中断时,全部其它中断被禁止；39当一个中断显现的时候,ifr 中的相应中断标志位置1；直到中断得处处理为止,或 c54x复位（为低电平） ,或将 1 写到 ifr中的相应位,或利用相应的中断号执行intr 指令；40 c54中x 开放可屏蔽中断的条件为st1 中的 intm 位=0、imr 中的相应位为1；而非屏蔽中断不受i

19、ntm 位的影响,且在imr 寄存器中无相应标志位；41 intr 软件中断为不行屏蔽的中断,它不受st1 中的中断屏蔽位intm 的影响,当cpu 响应 intr 中断时, intm 位置 1,关闭其它可屏蔽中断；而trap指令也为不行屏蔽中断, 但它不影响intm 位的状态；42 reset指令也为一种不行屏蔽的软件中断,它不受 intm 位的影响,但指令执行后将intm位置 1；硬件复位对st0 st1 及 pmst均产生影响 、而软件复位不影响pmst；43 c54对x 于可屏蔽中断, 响应的条件为： 中断优先级别最高st1 中的 intm 位为 0,imr中的相应位为1；44 c54

20、中x ,中断向量地址为由pmst 中的 iptr（中断向量指针9 位）作为高9 位和中断向量序号（ 5 位左移2 位低位补0）作为低7 位所组成；45 c54允x 许紧跟在推迟分支转移指令后面的2 条单字,或一条双字指令先执行完毕,从而使推迟分支转移指令变成一条2 周期指令；46 c54片x 内的双寻址存贮器daram 分成如干独立的存贮器块,答应cpu 在单个周期内对其拜访 2 次,意即： 在单周期内答应同时拜访daram 的不同块； 答应处于流水线同一级的两条指令分别拜访两个存贮器块； 答应处于流水线不同级上的两条指令拜访同一存贮器块；均不会发生时序上的冲突；47为什么答应cpu 在单周期

21、内拜访daram 2 次？这为由于 c54规x 定对 daram 拜访,有的在前半周期, 有的在后半周期；其中取指和读第一个数据为支配在前半周期；而读其次个数据和写数据为支配在后半周期；因此,假如 cpu 同时（都在前半或后半周期）拜访 daram就会造成时序上的冲突；此时cpu 可通过将写操作推迟一个周期或者插入一个空周期的办法,自动解决时序上的冲突；48 c54x的单寻址存贮器saram 也为分块的, cpu 可以在单个周期内对每个存贮器块拜访一次,但不能同时拜访同一个存贮器块；否就就会显现时序上的冲突；此时,将另一次寻址操作自动地推迟到下一个周期,于为导致了流水线等待1 个周期；精品学习

22、资料精选学习资料 - - - 欢迎下载49.由于cpu 的资源为有限的,当某一资源同时被一个以上流水线级拜访时就可能发生时 序上的冲突,其中有些冲突可以由cpu 通过推迟寻址的方法自动缓解,有些需要由程序员重新支配指令或插入nop 指令加以解决；对以下存贮器映象寄存器,假如在流水线中同时对它们寻址就可能发生冲突：arx.bk.sp.t.pmst.st0.st1.brc及累加器a.b、解决冲突的方法就为在这些寄存器或字段写操作后面插入如干条nop 指令；需要插入的周期数 可查阅等待周期表；在c54x指令中, 有些带有爱护性操作,如 stm.mvdk.mvmm .mvmd等,双字和三字指令都会供应

23、隐含的爱护周期,这样一来,有时可以不插入或少插入nop 指令了；50. c54片x 内定时器为一个软件可编程定时器,它主要由定时器寄存器tim.定时器周期寄存器 prd和定时器掌握寄存器tcr组成, tim 为一个 16 位减 1 计数器, prd 为一个16 位的时间常数寄存器；通过编程可以掌握定时器产生定时中断,定时中断的周期为clkou×t （ tddr 1） ×（ prd1）51.对定时器初始化编程步骤1先将 tcr中的 tss位置 1、关闭定时器；2加载 prd；3重新加载 tcr（使 tddr初始化,令tss位为 0,以接通clkout； trb位置 1,以产生

24、正脉冲信号,加载定时器时间常数）,启动定时器；要开放定时器中断,必需（设sti中的 intm）：将写到ifr 中 tin 位,该位变成0,清除尚未处理完的定时器中断；将 imr 中的 tint 位置,开放定时器中断；将 sti 中的 intm 清,从整体上开放中断（开放全部可屏蔽中断）；52.时钟发生器为 c54提x 供时钟信号；时钟发生器由内部振荡器和锁相环（pll）电路两部 分构成； pll 兼有频率放大和信号提纯的功能,所以c54x的外部频率源的频率可以比cpu的时钟频率低,这样就能降低因高速开头时钟所造成的高频噪声；53. c54有x 两种形式的pll：硬件配置的pll和软件可编程pl

25、l；所谓硬件配置的pll,就 为通过设定 c54x的 3 个引脚 clkmd1.clkmd2 和 clkmd3 的状态 、选定时钟方式；软件可 编程 pll、通过软件编程可以挑选以下两种时钟方式之一： pll 方式,这为靠pll电路将移入时钟clkin乘以从 0；2515 共 31 个系数中的一个系数作为 cpu时钟； div 方式, 将输入时钟clkin除以 2 或 4 供应应 cpu,这时全部的模拟电路包括pll电路都关断,功耗最小；54.软件可编程pll,在芯片复位时,时钟方式由3 个引脚 clkmd1.clkmd2.clkmd3 的状态打算；复位后可以对16 位的时钟方式寄存器clkm

26、d 编程加载 、以配置成所要求的时钟 方式；55.在 pll 锁定之前,它为不能用作 c54x时钟的,为此可以通过对 clkmd 寄存器中的 pllcount 8位字段编程, 以自动推迟定时直到 pll锁定为此；这主要靠 pll中的锁定定时器, 它为一个 8 位减 1 计数器； 当时钟发生器从 div 工作方式转移到 pll工作方式时, 锁定定时精品学习资料精选学习资料 - - - 欢迎下载器工作,当 clkmd 中的 pllcount字段的计数值加载给pll锁定定器后 、每来 16 个输入时钟clkin计数器减1、直到减到0、pll才开头对 c54定x 时 、所以锁定推迟时间的设定范畴为（0

27、 255）× 16× clk个in周期；56.pll锁定时间与clkout频率的关系如图1-35 所示；由clkout的值可以从图上求得锁 定时间,有了锁定时间,便可按下式求出pllcount的值了： pllcount（十进制数） >锁定时间 /16 ×tclk in57.主机接口 hpi 为一个 8 位并行口,用来与主设备或主处理器接口；外部主机为 hpi 的主控者,它可以通过 hpi 直接拜访 cpu 的储备空间,包括存贮器映象寄存器； hip 为主机的一个外围设备； c54x与主机传送数据时, hpi 能自动地将外部接口传来的连接的 8 位数组合成 1

28、6 位数后传送给 c54；x58.hpi 主要由 hpi 存贮器（ hpi ram）.hpi 地址寄存器（ hpia）.hpi 数据锁存器（ hpid）.hpi掌握寄存器 hpic和 hpi掌握规律五个部分组成；hpi ram为 2k 字 daram,主要用于 c54x与主机之间传送数据,也可作为双寻址ram 或程序 ram；hpia 只能被主机寻址,寄存器中 存放的为主机要拜访的hpiram 单元地址； hpid 也只能被主机直接拜访,其中的内容为主机当前读 / 写 hpi ram 的数据； hpic可被 c54x也可被主机拜访；59.hpi 有两种工作方式： 共用寻址方式sam 和仅主机寻

29、址方式hom ；在共用寻址方式下,主机和 c54x都能寻址hpi ram,在仅主机寻址方式下,仅能让主机寻址hpi ram,假如工作时序周期发生冲突,就主机有更高优先权；c54x等待一个周期；60.hpi 存贮器地址的自动增量特性（使引脚hcntl1.hcntl001,进入地址自动增量方 式）,可以用来连续寻址hpi ram,在自动增量方式,每进行一次读操作,都会使hpia 事后增 1,每进行一次写操作,都会使hipa事先增 1；61.hpic寄存器为一个16 位的寄存器,其中有4 个状态位掌握着hpi 的操作；由于主机接口总为传送8 位字节, 在主机这一边就以相同内容的高字节与低字节通过8

30、位 hpi 数据总线传送给 hpic（挑选 hcntl1和 hcntl0均为 0）；在c54x这一边 hpic的高位为不用的,掌握/ 状态位都在低4 位,寻址hpic的地址为002ch；62. c54具x 有高速.全双工串行口,它有三种形式：标准同步串行口ssp.缓冲串行口bsp和时分多路串行口tdm；c54x的串行口都为双缓冲的；63.标准同步串行口ssp为由 16 位数据接收寄存器drr.数据发送寄存器dxr.接收移位 寄存器 rsr.发送移位寄存器xsr以及掌握电路所组成；收.发部分仍有与之相关的时钟. 帧同步脉冲信号,串行数据可按8 位字节或 16 位字转换；64.缓冲串行口 bsp为

31、在标准同步串行口的基础上增加了一个自动缓冲单元 abu,它为一种增强型的标准串行口； abu 利用独立于 cpu 的专用总线,让串行口直接读 / 写c54x的内部存贮器；65.bsp有两种工作方式：非缓冲方式和自动缓冲方式；当工作在非缓冲方式时abu 为透亮精品学习资料精选学习资料 - - - 欢迎下载的,数据传送操作与标准同步串行口一样,串行口产生以字为基础的中断加到cpu,作为接收和发送中断； 当工作在缓冲方式时,串行口直接与 c54x内部存贮器进行16 位数据传送；66.时分多路串行口tdm 为将时间间隔分成如干个子间隔,按事先规定,每一个子间隔表示一个通信信道,c54xtdm 最多可以有8 个 tdm 信道可用