电子信息工程技术专业论文

1、鹽陕西国防工业职业技术学院毕业设计论文题目数字钟的设计与制作专业电子信息工程技术班级信息3081姓名马小波学号27#sxit陕西国防工业职业技术学院电子工程系毕业设计任务书专业：电子信息工程技术 班级:信息3081学生签名：马小波一、毕设题目数字钟的设计与制作二、毕设技术指标1、设计一台能直接显示“吋”、“分”、“秒”的数字钟，要求24h为一计时周期;2、电路发生走时误差时，耍求电路具有校时功能；3、耍求电路具有整点报吋功能，报吋声响为卩l|低一高，最后一响正好为整点。三、设计与制作要求1、画出整机电路框图，说明各部分电路的工作原理与要求；2、通过各部分电路的设计分析，画出数字钟的原理电路，并

2、说明电路的工作原 理；3、电路主要元器件的分析选择与参数的确定；4、通过电路的仿真与分析，进一步优化电路与元器件参数，画出印制电路板图;5、卬制电路板的制作、电路的装配、调试与检测过程；6、撰写出设计制作总结报告!1!毕设考核的主要知识与技能本课题涉及了数电、protel、eda等方而的知识，主要考核电子电路分析 与计算机的基本应用能力等。五、设计时间：2010年11月8日至 2010年12月31日摘要数字钟是一种用数字电路技术实现吋、分、秒计吋的装置，与机械式吋钟相比具有 更高的准确性和直观性，且无机械装置，具有更更长的使用寿命。数字钟从原理上讲是一种典型的数字电路，其屮包括了组合逻辑电路和

3、时序电路。口前，数字钟的功能越来越强，并且有多种专门的大规模集成电路可供选择。数字钟适 用于自动打铃、自动广播，也适用于节电、节水及自动控制多路电器设备。它是由数子 钟电路、定吋电路、放大执行电路、电源电路组成。为了简化电路结构，数字钟电路与 定吋电路之间的连接采用直接译码技术。具有电路结构简单、动作可靠、使用寿命长、 更改设定吋间容易、制造成木低等优点。目录1系统原理框图12方案设计与论证33工作原理53.1、数字钟的构成53.2、数字中的工作原理64元器件105各功能块电路图124. 1通过4511测试数码管的好坏124. 2 4060构成脉冲发生及分频124.3 74390构成十进制计数

4、器134. 4 74390构成六进制计数器144. 5 74390构成六十进制计数器144.6双六十进制电路154.7校时电路164.8二十四小时计数器164. 9分频一晶振电路174. 10整点报时电路186总接线元件布局简图197心得与体会208参考文献21附录1原件清单22附录2部分芯片引脚图与功能表23毕业设计进度表和平时考核周次任务阶段名称及主要内容检查h期检辭果第一周方案设计与论证第二周单元电路的设计1、时间脉冲产生电路的设计第三周2、计数电路的设计第四周3、译码及驱动显示电路第五周4、校时电路的设计第六周5、报时电路设计第七周6、电路总图设计第八周心得与体会与设计整理学生签名：

5、马小波班级：信息3081平时成绩：指导教师签名：2006年11月6日指导教师评语和评分意见学生姓名：马小波评语：评分:指导教师签名：年刀 日毕业答辩考核和毕业设计成绩学生姓名：马小波1 答辩评语：评分：2 毕业设计成绩：根据学生平时表现、指导教师评语意见，经答辩小组考核，综合评定该生毕业设计成绩为：答辩小组:组长签名：组员签名：1、系统原理框图数字钟实际上是一个对标准频率（1hz）进行计数的计数电路。由于计数的起始吋间 不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的 1hz吋间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。图1所示为数字钟的一般构成框

6、图。显示器显示器显示器译码器晶体振荡器分频器图1系统原理框图译码器整点报时系统译码器24进制时计数岂60进制分计数器60进制秒计数器1.1晶体振荡器电路晶体振荡器电路给数字钟提供一个频率稳定准确的32768hz的方波信号，可保证数 字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振 荡器电路。12分频器电路分频器电路将32768hz的高频方波信号经32768 （ 215 ）次分频后得到1hz的方波信号供秒计数器进行计数。分频器实际上也就是计数器。13时间计数器电路时间计数电路由秒个位和秒-1位计数器、分个位和分-1位计数器及时个位和时-1位 计数器电路构成，其屮秒个位

7、和秒i位计数器、分个位和分t位计数器为60进制计数器, 而根据设计要求，吋个位和吋t 位计数器为24进制计数器。14译码驱动电路译码驱动电路将计数器输出的8421bcd码转换为数码管需要的逻辑状态，并且为保 证数码管正常工作提供足够的工作电流。15整点报时电路一般吋钟都应具备整点报吋电路功能，即在吋间出现整点前数秒内，数字钟会自动报 吋，以示提醒.其作用方式是发出连续的或有节奏的音频声波，较复杂的也可以是实时语 咅提刀j2、方案设计与论证方案一：原理：数字钟一般由振荡器、分频器、计数器、译码器、显示器等几部 分组成。这些都是数字电路屮应用最广的基木电路。石英晶体振荡器产生32768hz的信 号

8、，分频器电路将32768 hz的高频方波信号经32768经15级2次分频后得到1hz的方 波信号供秒计数器进行计数。分频器实际上也就是计数器。石英晶体振荡器产生的吋标 信号送到分频器，分频电路将吋标信号分成每秒一次的方波秒信号。秒信号送入计数器 进行计数，并把累计的结果以“吋”、“分”、“秒”的数字显示出来。“秒”的显示由两级 计数器和译码器组成的六十进制计数电路实现：“分”的显示电路与“秒”相同，“时” 的显示由两级计数器和译码器组成的二t四进制计数电路来实现，所有计吋结果由六位 数码管显示。方案一方框图如图2. 0图2.0方案一系统方框图优点：石英钟走时准、耗电省、经久耐用为其最大优点。频

9、率长期稳定性极高, q值高，带宽很窄，冇利于选频；体积小，适应现在集成工艺要求。方案二：釆用ne555定时器和rc组 成的多谐振荡器作脉冲电路构成的数字种。 原理：由555和rc组成的多谐振荡器可得到1 hz的方波脉冲信号，把脉冲加到 秒计数器的输入端，秒 计数 器对脉冲计数，记满60个数复位，同时给分计数器一个 信号，分计数器对脉冲计数，记满60个数复位，同时给时计数器一个信号，时计数器 对脉冲计数，记满24个数后复位。吋间周期是24个小吋。555定吋器和rc组成的 多谐振荡器的，脉冲信号的精度不高，数字钟走吋不是很准确需加上一个调吋电路对吋 间进行调整。方案二的方框图如图2.1所示：图2.

10、1方案二设计方框图缺点：振荡不稳定。用555组成的脉冲产生电路:r1二15*103 q, r2=68*103q, c=10uf ,则555所产 生的脉冲的为:f=l43/(r1+2*r2)*103*10*106=0. 947hz,而设计要求为1hz,因此其误 差为5. 3%,在精度要求不是很高的时候可以使用。石英品体振荡电路:釆用的32768品体振荡电路，英频率为32768hz,然后再经过15 分频电路可得到标准的1hz的脉冲输出.r的阻值，对于ttl门电路通常在0. 72kq z 间;对于cmos门则常在10100mq之间。由门电路组成的多谐振荡器的振荡周期不仅与时间常数rc冇关,|佃且还取

11、决于门电 路的阈值电压vt”由于容易受到温度、电源电压及干扰的影响，因此频率稳定性较 差，只能用于对频率稳定性要求不高的场合。综上分析，选择方案一，石英品体振荡电路能够作为最稳定的信号源。3、工作原理3. 1数字钟的构成数字钟实际上是一个对标准频率（1hz）进行计数的计数电路。由于计数的起始吋间 不可能与标准时间（如北京吋间）一致，故需要在电路上加一个校吋电路，时标准的1hz 吋间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。图31所示为数字钟的一般构成框图。厂iijrirzl译码驱动秒i位 讣数l1译码驱动z2h楼分控制 电路ihz分频器 电路»图3-1数字种组成框图

12、3. 1. 1晶体振荡器电路晶体振荡器电路给数字钟提供一个频率稳定准确的32768hz的方波信号，可保证数 字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振 荡器电路。3. 1.2分频器分频器电路将32769hz的高频方波信号经32768 （215）次分频后得到1hz的方波信 号供秒计数器进行计数。分频器实际上也就是计数器。3. 1.3时间计数器电路吋间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位 计数器电路构成,其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器,而根据设计要求，吋个位和吋t 位计数器为12进制计数器。3. 1.

13、4译码驱动电路译码驱动电路将计数器输出的8421bcd码转换为数码管需要的逻辑状态，并且为保 证数码管正常工作提供足够的工作电流。3. 1.5数码管数码管通常有发光二极管（led）数码管和液晶（lcd）数码管，木设计提供的为led 数码管。3.2数字种的工作原理3.2.1 晶体振荡器电路晶体振荡器是构成数字式吋钟的核心，它保证了吋钟的走吋准确及稳定。一般输出 为方波的数字式晶体振荡器电路通常有两类，-类是用ttl门电路构成；另-类是通 过cmos非门构成的电路，如图32所示，从图上可以看出其结构非常简单。该电路广 泛使用于各种需要频率稳定及准确的数字电路，如数字钟、电子计算机、数字通信电路 等

14、。xtal1r145-32.768khzu2out c13opf图32 cmos品体振荡器图32所示电路屮，cmos非门u1与品体、电容和电阻构成品体振荡器电路，u2实现整形功能，将振荡器输出的近似于正弦波的波形传换为较理想的方波。输出反馈电阻r为非门捉供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。c】、c2均为30pe,当耍求频率准确度和稳定度更高时，还可接入校正电容并釆取温度补偿措施。由f cmos电路的输入阻抗极高，因此反馈电阻k可选为10mq。较高的反馈电阻冇利于捉高振荡频率的稳定性。屮：门电路可选74hc00或74hc04等。电容c】、c2与晶体构成-个谐振

15、型网络，完成对振荡频率的控制功能，同时提供了一个180度相 移，从而和非门构成-个正反馈网络，实现了振荡器的功能。由于晶体具有较高的频率 稳定性及准确性，从而保证了输出频率的稳定和准确。3.2.2 分频器电路通常，数字钟的晶体振荡器输出频率较高，为了得到1hz的秒信号输入，需要对振 荡器的输出信号进行分频。为了尽量减少元器件数量，可选用多极2进制计数电路 cd4060, cd4060计数为14级2进制计数器,可以将32768hz的信号分频为2hz,其内部 框图如图33所示，从图屮可以看出，cd4060的时钟输入端两个串接的非门，因此在 cp。和cp。之间接入振荡器外接元件可实现振荡,并利用吋计

16、数电路屮多一个2分频器（后 述）可实现15级2分频，即可得1出信号。图33 cd4060内部框图3.2.3 时间计数电路一般采用10进制计数器来实现时间计数单元的计数功能。为减少器件使用数量，可 选74hc390,其内部逻辑框图如图34所示。该器件为双2-5-10异步计数器，并且每 一计数器均捉供一个异步清零端（高电平冇效）。图3474hc390内部框图秒个位计数单元为10进制计数器，无需进制转换，只需将qa与cpb （下降沿有效） 相连即可。cpa （下降没效）与lllz秒输入信号相连，qs可作为向上的进位信号与十位计 数单元的cp,相连。秒十位计数单元为6进制计数器，需耍进制转换。将10进

17、制计数器 转换为6进制计数器的电路连接方法如图35所示，其中q2可作为向上的进位信号与 分个位的计数单元的cpa相连。图3-5十进制一六进制计数器转换电路分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，只不 过分个位计数单元的作为向上的进位信号应与分十位计数单元的cpa相连，分十位计 数单元的q2作为向上的进位信号应与时个位计数单元的cpa相连。时个位计数单元电路 结构仍与秒或个位计数单元相同，但是要求，整个时计数单元应为12进制计数器，不是 10的整数倍，因此需将个位和位计数单元合并为一个整体才能进行12进制转换。利用1 片74hc390实现12进制计数功能的电路如图3-

18、6所示。另夕卜，图3-6所示电路中，尚 余-2进制计数单元，正好可作为分频器2hz输出信号转化为1hz信号之用。图3-6十二进制计数器电路3. 2. 4译码驱动及显示单元计数器实现了对吋间的累计以8421 bcd码形式输出，为了将计数器输出的8421 bcd 码显示出來，需用显示译码电路将计数器的输出数码转换为数码显示器件所需要的输出 逻辑和一定的电流，一般这种译码器通常称为7段译码显示驱动器。常用的7段译码显 示驱动器冇cd451u本次设计中选择cd4511作为显示译码电路；选择led数码管作为 显示单元电路。3.2.5校时电路根据要求，数字钟应具冇分校正和吋校正功能，因此，应截断分个位和时

19、个位的直 接计数通路，并采用正常计吋信号与校正信号可以随吋切换的电路接入其中。若门电路 采用ttl型，则可省去电阻r和r2o与或非门可选74hc15,非门则可选74hc00或74hc04 等。图37所示即为用coms与或非门实现的时或分校时电路，图'p，ini端与低位的 进位信号相连；52端与校正信号相连，校正信号可直接取自分频器产生的1hz或2hz（不可太高或太低）信号；输出端则与分或吋个位计吋输入端相连。如图3-7所示，当 开关打向下吋，因为校正信号和0相与的输出为0,而开关的另一端接高电平，正常输 入信号可以顺利通过与或门，故校吋电路处于正常计吋状态；当开关打向上吋，情况正 好与

20、上述相反，这吋校吋电路处于校吋状态。显然，这样的校吋电路需要两个。图37 所示校吋电路存在开关抖动问题，使电路无法正常工作，因此实际使用吋，须对开关的 状态进行消除抖动处理。通常采用基木rs触发器构成开关消抖动电路，如图37所示 即为带有该电路的校正电路。另外，在对分进行校吋吋应不影响吋计数器的现状态，即 当分校吋吋，如果产生进位应该不影响吋计数的计数或不产生进位作用，因此，可用分 校吋吋rs触发器的0输出状态来封锁。进位输入信号。74hc51正好为33输入的与或 非门，多出的输入端可作为封锁信号输入之用。vdd图37带冇消抖动电路的校正电路3.2.6整点报时电路根据要求，电路应在整点前10秒

21、钟内开始整点报时，即当时间在59分50秒到59 分59秒期间时,报时电路报时控制信号。当时间在59分50秒到59分59秒期间时,分 十位、分个位和秒十位均保持不变，分别为5、9和5,因此可将分计数器十位的眼和q 人、个位的q°和qa及秒计数器十位的qc和qa相与，从而产生报时控制信号。报时电路 可选74hc30来构成。74hc30为8输入与非门。选蜂鸣器为电声器件，蜂鸣器是一种压 电电声器件，当其两端加上一个直流电压时酒会发出鸣叫声，两个输入端是极性的，其 较长引脚应与高电位相连。与非门74hc30输岀端应与蜂鸣器的负极相连，而蜂鸣器的正 极则应与电源相连。4、元器件4.1本课程设计

22、共用到材料有网络线2米/人74hc390集成块3块 共阴八段数码管6个cd4511集成块6块 剪刀1把74hc390集成块3块500 q电阻14个32. 768k时钟晶体1个 附：面包板结构图cd4060集成块1块74hc51集成块1块74hc00集成块4块蹑子1把10mq电阻5个74hc30集成块1块30p电容2个四连面包板1块 nl<lnl:（1）wb1系列面包板z电源座（边系）弹片是由每25个插孔连接在一起的弹片 组装而成的。五列为一组，共有两组，组与组不相通，列与列相通，行与行不通。（2）x与 y5 10 15、20 25 30 35 40 i 相通，但组与组不通45 50 55

23、）（3）引脚a b c d e、相通，即每列相通，每行不通4.2集成快引脚排列图rtcrsctc97mr03504405066140708131509o1112012301312101i c a741ina5o> 1inb1qb61qc21qd71clr74hc390d4060bd74hc390d274hc51d7400n7400n5、各功能块电路图5.1通过4511测试数码管的好坏,如图51vccseven seg display图514511驱动电路5. 2 4060构成脉冲发生及分频 如图52x1叩上一r145-32.768khzr110mohmc1土 30pfc2 30pfu21

24、0rtcctcrs903047'mr5054066140708130915101120123013w2hz输出4060bp图525- 374390构成十进制计数器如图53u1v1u3a1u27> 1ina 1qa> 1inb 1qb1qc 1clr 1qd74hc390ddaoadbobdcocddodoeelofbiog915141076lt413124511bd图535. 4 74390构成六进制计数器如图54图545. 5 74390构成六十进制计数器如图55vcc5vu4a74hc00d74hc00d15u1sevenu7bu2>2 ina2qa>2in

25、b2qb2qc2clr2qd1412y131110daoadbobdcocddodoeelof-blog*lt12111016141374hc390du7a>1ina1qa>1inb1qb1qc1clr1qd74hc390d4511bd4511bddaoadbobdcocddodoe*elof*biog*lt1211101513u6sev图555.6双六十进制电路如图56seven seg com k< omu1bu1a74hcood74hc00d( even seg com ku3b1st- y > 12 y>142ima2imb2clr2qa2ob2qc2qd

26、13tt74hc390ddaoadbobdcocddoooofblog4tu1cu1d74hcood74hcoodu3a1ina1iwb2-1clr74hc39od1qa1qb 1oc1qddaoadbdcocddoooe-elofbloglt12111015144511bd日bu11bu10aa74hc00d74hcoodu8a-131qa1»ia121qb1inb1qc101qd1clr1514comaa b c de f gu15c121j74hcqqd13u13u12b132qa2ina112ob2inb1022qc74hc39odvccu6j even seg aab cd

27、e fic>daoad6dcocdoodoe-elof-blog-lt4511 blseven.segu142clr2qdvcc 54hc390ddaoadbobdcocdoodoeelof-blog-lt1110154511bd312图565.7校时电路（分校时时，不会进位到小时）如图57vcc正帘w入信号102-101r1u1a小时抒疋电路74hcood0时计救容7.1hw0d子立匕入信号74hd3qdr3mtdhcodd分种捋正电卷 分箱正时強定 水时信号诊入-aa/v10mohm-a/w-a/vvvw 10mphmo kay = spac-q74mco3dco分计越器j2mmco

28、3d图575. 8十二小时计数器如图58lcor u2q74com< cd q q lu u. rn ooooooqu7 4511bdqo- 50-ool mol<0lu13a74hc390d< m q quj u. o ooooooq< moq ulj 2 q q d q 2 ?卜l cmcomu8 4511bd:> oaocmh-jocm0008004mn& vocjvn&dlakc，-)c9645i卜u3seveu15a74hc3u6 seven secu9 4511cm l ol l lu20 74hc0bd1comu4 sevensegf

29、labceefg§ij18b'4hc390ns888cm cm 0ss8§8fe§u l50- an-l <n=u5 =seven seg co2 11bdu2 74卜a74hc< cd q qlu u. bgoooooscc-jodosod詈 574h5. 9分频一晶振电路如图59时，分，秒计时电路图图5845)4ji< oq q q uj ll /r ooooooq< 00 q quj u. o oo ooo图595. 10整点报时电路如图510数字钟设计一整点报时电路部分1012103分计数器十 的qc和qau11分计数器个眄

30、的 qd和 qa 1048/t4v 0.5w11io5秒计数器十眄药 qc和 qa 1061274hc30d说明：当时间在59分50秒到59分59秒期间时分十位.分个位和秒十位均保持不变，分别为5, 9和5； 因此，可以将分计数器十位的qc和qa,个位的qd和qa, 秒计数器十位的qc和qa相与，从而产生报时控制信号。图 5106、总接线元件布局简图总接线电路图要求具有24小时制数字钟，计数器，并具有整点报吋功能，分与吋校正功能，以及正确的频率(lhz)o* 117：5u18u19u16wu10hu23a?il£<in:ucichj2xpg2»l0vscr6o.iuu

31、21be>ultonu21cqtilsonu购illwhu12duu135u2ob02叶料 =odiif”5 jv wh s jm i 甘:cus<illelu157iishnu14u8vcc:ucsjnu1axfg1.v ju-uwu21d1 二¥ 1kq1vcc5v100u21aotil330n£oluzffo呎图61电路总图7、心得与体会在此次的数字钟设计过程屮，更进一步地熟悉了芯片的结构及掌握了各芯片的工作 原理和其具体的使用方法。我也得出结论，不同的电路可以实现同样的功能，我们应该 设计最简单，最经济，最实用的电路。当然这个不一定所有条件都符合，找到一个最大 限度满足各种条件的方案