实验指导Ch10同步100810

1、 第十章 同步通信原理实验报告授课教师：徐平平 教授完成日期：2009-12-26一：理论基础：1.1、相位锁定：接收机的载波副本与接收到的载波相位是一致的，也就是说如果接收到的载波没有调制信号，它将与接收机产生的载波副本同时过零点。1.2、接收机同步：大多数数字通信系统都采用相干解调，需要三个层次的同步：相位同步，码元同步，帧同步，采用非相干解调的系统需要一般需要码元同步和帧同步。1.2.1 所有同步电路的核心几乎都是锁相环(PLL)，锁相环及其改进电路是跟踪接收信号相位变化的基本控制环路。锁相环的基本结构图如下：其中鉴相器是一个测量输入信号与本地副本间的相位差的设备，环路滤波器控制着PLL

2、对误差信号变化的响应，压控振荡器用来产生本地副本。1.3 载波抑制系统：载波频率上没有能量传输，所有的能量全部用来传输调制信号。载波抑制环路用来跟踪在载波频率上没有平均能量的接收信号的相位，下图为平方环路基本示意图。科斯塔环是载波抑制环路的一种重要形式，它不用难以实现的平方电路，而用一个乘法器和相对简单的低通虑波器代替，但为了达到最佳性能，需要两个低通滤波器完全匹配 。下图是科斯塔环的示意图。1.4 码元同步：与相位同步一样，都需要在接收端产生发送信号的一个副本，与相位同步产生载波的副本不同，码元同步是产生具有码元传送速率的方波。1.4.1开环同步：直接由已调制信号产生码元变化指示，通过对接收

3、到的基带序列滤波和非线性处理，按码元速率产生一个频率分量，然后用一个带通滤波器提取频率分量，再通过一个高增益的饱和放大器使用数据时钟转换成方波形式。下1.4.2闭环同步：采用闭合循环控制环路获取和跟踪码元变化，下面是一种应用最广泛的闭环同步。1.5 帧同步：级别最高，保证接收数据可用,一般是通过引入接收机已知的数据码元中的一些可识别模式来实现。接收机搜索到达数据，直至检测到这一模式。二、已有实验2.1 PLL锁相环2.1.1、锁相环的基本结构是由输入、鉴相器、环路滤波器和VCO压控振荡器组成的环路。其中鉴相器是一个测量输入信号与本地副本间的相位差的设备，环路滤波器控制着PLL对误差信号变化的响

4、应，压控振荡器用来产生本地副本。锁相环原理图如下。图 1在这个例子中，误差信号直观的反应在滤波器的输出。（a）运行,输入及VCO的频率都设为20Hz由图2可见，当被控的压控振荡器的频率与输入信号频率相同时，环路稳定，达到锁定状态，即稳态频差为0，滤波器的输出电压也最终约为0。图 2(b) 把输入信号的频率改为20.2Hz，或把幅度改为2，再运行，如图3图 3 由于初始信号频率的改变造成了输入的频率差，所以输出电压信号的起始阶段幅度增大，但最后仍会为稳定，即环路处于锁定状态,且稳定所需时间基本没有变化。初始信号幅度的改变也只是使输出电压信号的起始阶段幅度增大。（c）把输入信号的频率改为20.7H

5、z，再运行。图 4由上可知，已锁定的锁相环路，若再改变其固有频差，电路状态也会发生相应改变。输入信号如果在锁定范围内，则环路最终处于稳定状态；一旦输入信号超过锁定频率范围，则环路无法稳定2.2 平方环路2.2.1 一个BPSK信号在理想信道中传输。所用BPSK信号为载波抑制信号，它的载波相位无法用简单的PLL来跟踪。解决的方法就是把接收的载波抑制信号取平方，然后可以用标准的PLL捕获和跟踪双倍载频分量。图5（a）运行，观察平方电路的输入输出信号。图 6上面为输出平方信号，下面为输入接收信号。在时间上放大：可以看出，接收信号取平方后，所得信号的频率为原接收信号频率的2倍。（b）观察两者的FFT变

6、换结果：上为平方信号，下为接收信号。频谱图上可见，平方信号的频率是原接收信号频率的2倍。图 72.2.2 在接收信号端（信道中）加噪声图 8运行，接收信号和平方信号如图9，带有噪声，但平方信号的频率仍是原接收信号频率的2倍图 92.2.3 平方环锁相环图 10图10中，左半边为带有噪声的载波抑制信号平方电路，右半部分为PLL环路。在PLL捕获和跟踪双倍载频分量时，所有相位的角度都加倍了，噪声相位和相位摆动也加倍了。由于相位噪声也进行了平方处理，相位误差的方差变大为原始信号方差的4倍。所以在PLL环路中的VCO输出端放置一个二分频电路，对二倍的相角进行分频，这样相位的加倍并不直接影响用于数据解调

7、的环路输出。(a)运行 图11 PLL环路中滤波器的输出信号波形如下，环路仍然可以达到稳定状态，误差电压约为0。(b) 把信噪比改为-40，运行得输出波形如图12， 图12可见减少信噪比，输出波形更稳定。2.4 同相正交环（Costas环）接收信号被分别送到上、下两个支路的鉴相器上。上支路与VCO输出正交鉴相，下支路与经过90o相移的VCO输出同相鉴相。上下鉴相器输出经低通滤波后相乘，获得误差电压，通过环路滤波器之后去控制VCO的相位和频率。2.4.1基本Costas环图 13（a）运行，波形图如下。图 14 t7为正交鉴相输出， t5为同相鉴相输出 从合并图中可以明显看出，虽然两个波形的形状

8、不同，但频率一致。 实际上，在结构图当中，除VCO和LF之外的所有部分的作用是在接收信号和VCO输出信号的共同作用下产生一个误差电压信号，这个作用等同于一个鉴相器。 再次证明当两信号频率一致时，环路处于稳定的锁定状态。2.5开环码元同步图 15如图15，开环码元同步电路通过延时器和乘法器得到数据时钟频率的傅立叶分量，乘法器后可接带通滤波器也可接锁相环。图 16由输出的波形的FFT变换图形可见，输出波形包含有数据时钟的频率分量。2.6 在开环比特同步电路后连接PLL环路图17（a）运行，滤波器输出误差信号如下图18 PLL电路可稳定，输出误差信号约为0。（b）因为实验中取T1s，所以f1/T1H

9、z。 观察信号z(t)的能量谱：图 19 如图，可以通过能量谱的峰值，对应横坐标频率量，找出基波、谐波所在频率的位置1Hz，2Hz，3Hz（c）改变延时时间，修改参数并分析能量谱 0.25s图 20 0. 5s图 210.75s图 22由上面可知，延时是半个比特周期时，是最佳值，能提供最强的傅立叶分量。三、创新实验：二阶科斯塔环3.1实验原理：波抑制环路的一种重要形式。科斯塔环去除了在载波频率分量上难以实现的平方电路，而用一个乘法器和相对简单的低通滤波器代替，所以它具有重要意义。3.2 实验目的：验证科斯塔环的性能。3.3二阶科斯塔环的子电路图如图 21所示，与科斯塔环相比，它对环路滤波器的输出信号进行了放大并积分，不过它的环路性能与基本的科斯塔环相似。图 213.4 运行，设输入PSK信号及VCO的频率相同，都为10Hz，两放大器增益为5，点击运行，得输出波形如图22、23。图 22图22中红色波形为同相信号，白色的为正交信号，可以看出两信号的频率相同。从图 23可以看出输出波形能达到锁定，且最终输出幅度为0。图 233.5 把PSK信号的频率改为10.2Hz，运行。得输出波形如下图，可知输出信号还是能达到锁定，只不过是初始的振荡幅度增大。图 24四、总结与感想通信原理，这是一门与众多学科有交叉内容的通信基础类学科。数字通