微5章存储器2

1、第五章第五章 存储器设计存储器设计本教案内容本教案内容第第5章章 存储器设计存储器设计1.存储器分类及主要技术指标存储器分类及主要技术指标 2.常用存储器芯片介绍常用存储器芯片介绍3.扩展存储器设计扩展存储器设计 位扩展位扩展字节扩展字节扩展字节和位扩展字节和位扩展存储器地址译码存储器地址译码扩展存储器接口电路设计扩展存储器接口电路设计总线负载能力总线负载能力5.3 扩展存储器设计扩展存储器设计在微机系统中，存储器是按字节来构成在微机系统中，存储器是按字节来构成的，而所选择的存储器芯片的字长不足的，而所选择的存储器芯片的字长不足8位位时，用这样的存储器芯片构成系统所需的存储时，用这样的存储器芯

2、片构成系统所需的存储器子系统电路，就必须进行位扩展，即用几片器子系统电路，就必须进行位扩展，即用几片存储器芯片并起来，以增加存储字长。存储器芯片并起来，以增加存储字长。 1位扩展位扩展5.3 扩展存储器设计扩展存储器设计位扩展设计实例位扩展设计实例请分析地址范围？请分析地址范围？5.3 扩展存储器设计扩展存储器设计字节扩展是指增加存储器字节的数量（容字节扩展是指增加存储器字节的数量（容量）。例如，用量）。例如，用2片片2k8b的的SRAM芯片芯片6116，组成，组成4k8b的存储器，字节扩展设计的存储器，字节扩展设计如下图所示。如下图所示。 字节扩展字节扩展5.3 扩展存储器设计扩展存储器设计

3、字节扩展设计实例字节扩展设计实例 请分析地址范围？请分析地址范围？5.3 扩展存储器设计扩展存储器设计字节和位扩展是字节扩展和位扩展的组合。字节和位扩展是字节扩展和位扩展的组合。 字节和位扩展字节和位扩展 5.3 扩展存储器设计扩展存储器设计一个存储体通常由多个存储器芯片组成，一个存储体通常由多个存储器芯片组成，CPU要实现对存储单元的访问，首选要选择存储要实现对存储单元的访问，首选要选择存储器芯片，然后再从选中的芯片中依照地址码选择器芯片，然后再从选中的芯片中依照地址码选择相应的存储单元读相应的存储单元读/写数据。写数据。存储器地址译码存储器地址译码 5.3 扩展存储器设计扩展存储器设计通常

4、，芯片内部存储单元的地址由通常，芯片内部存储单元的地址由CPU输出输出的的n(n由片内存储容量由片内存储容量2n决定决定)条低位地址线完条低位地址线完成选择，即成选择，即CPU输出的低位地址码用作片内寻址，输出的低位地址码用作片内寻址，来选择片内具体的存储单元；而芯片的片选信号来选择片内具体的存储单元；而芯片的片选信号则是通过则是通过CPU的高位地址线译码得到，作片外寻的高位地址线译码得到，作片外寻址，以选择该芯片的所有存储单元在整个存储地址，以选择该芯片的所有存储单元在整个存储地址空间中的具体位置。址空间中的具体位置。存储器地址译码存储器地址译码 5.3 扩展存储器设计扩展存储器设计存储器地

5、址译码方法通常有三种：存储器地址译码方法通常有三种：存储器地址译码存储器地址译码 全地址译码方式。全地址译码方式。 部分地址译码方式。部分地址译码方式。 线选译码方式。线选译码方式。 5.3 扩展存储器设计扩展存储器设计存储器地址译码存储器地址译码 全地址译码方式全地址译码方式除直接与存储器芯片相连的地址线外，所有剩余的除直接与存储器芯片相连的地址线外，所有剩余的高位地址线都被连接到地址译码器，参加地址译码，其高位地址线都被连接到地址译码器，参加地址译码，其译码输出作为存储器芯片的片选信号。译码输出作为存储器芯片的片选信号。优点：优点：每一个存储单元只对应内存空间的一个地址，每一个存储单元只对

6、应内存空间的一个地址， 即抵制无重叠。即抵制无重叠。缺点：缺点：译码电路复杂，费硬件。译码电路复杂，费硬件。 5.3 扩展存储器设计扩展存储器设计例例5.1 在在8088 CPU工作在最大方式组成的微机应用工作在最大方式组成的微机应用系统中，扩充设计系统中，扩充设计8kB的的SRAM电路，电路，SRAM芯片用芯片用Intel 6264。若分配给该。若分配给该SRAM的起始地址为的起始地址为62000H，片选信号（片选信号（CS1）为低电平有效。请用全地址译码方法设）为低电平有效。请用全地址译码方法设计该计该SRAM存储器的片选信号形成电路。存储器的片选信号形成电路。5.3 扩展存储器设计扩展存

7、储器设计解：因为解：因为Intel 6264的片容量为的片容量为8k8b(8kB)，因此，因此只需要只需要1片片Intel 6264存储器芯片，即既不需要位扩存储器芯片，即既不需要位扩展，也不需要字节扩展。展，也不需要字节扩展。由于由于Intel 6264片内地址线有片内地址线有13根，所以根，所以8088 CPU系统地址总线的低系统地址总线的低13位位A12A0直接与直接与Intel 6264的片内地址引脚的片内地址引脚A12A0相连接，作片内寻址，相连接，作片内寻址，来选择片内具体的存储单元。来选择片内具体的存储单元。5.3 扩展存储器设计扩展存储器设计由于采用全地址译码，所以由于采用全地

8、址译码，所以8088 CPU系统地址总系统地址总线的高线的高7位位A19A13全部参加译码，其译码输出作为全部参加译码，其译码输出作为存储器芯片的片选信号。当有效时，对应的存储器地址存储器芯片的片选信号。当有效时，对应的存储器地址范围为范围为62000H63FFFH连续的连续的8kB存储区域。存储区域。根据以上设计原则设计的根据以上设计原则设计的SRAM存储器的片选信号存储器的片选信号（CS1）形成电路如下图所示。）形成电路如下图所示。5.3 扩展存储器设计扩展存储器设计全地址译码方法设计的全地址译码方法设计的SRAM存储器的片选信号形成电路存储器的片选信号形成电路 5.3 扩展存储器设计扩展

9、存储器设计存储器地址译码存储器地址译码 （2）部分地址译码方式）部分地址译码方式部分地址译码方式也称为局部地址译码方式。部分地址译码方式也称为局部地址译码方式。其方法是某些高位地址线被省略而不参加地址译其方法是某些高位地址线被省略而不参加地址译码。简化了地址译码电路，但地址空间有重叠。码。简化了地址译码电路，但地址空间有重叠。 优点：优点：简化了地址译码电路，省硬件。简化了地址译码电路，省硬件。 缺点：缺点：地址空间有重叠，浪费了地址空间。地址空间有重叠，浪费了地址空间。 5.3 扩展存储器设计扩展存储器设计例例5.2 在在8088CPU工作在最小方式组成的微机工作在最小方式组成的微机应用系统

10、中，扩充设计应用系统中，扩充设计8kB的的SRAM电路，电路，SRAM芯芯片用片用Intel 6264。若分配给该。若分配给该SRAM的地址范围的地址范围00000H0FFFFH，片选信号（，片选信号（CS1）为低电平有）为低电平有效。请用部分地址译码方法设计该效。请用部分地址译码方法设计该SRAM存储器的片存储器的片选信号形成电路。选信号形成电路。5.3 扩展存储器设计扩展存储器设计解：解：因为因为Intel 6264的片容量为的片容量为8k8b(8kB)，因此只需要因此只需要1片片Intel 6264存储器芯片。而题目给出的存储器芯片。而题目给出的地址范围为地址范围为00000H0FFFF

11、H，共，共64kB，说明有，说明有8个个地址重叠区，即采用部分地址译码时，有地址重叠区，即采用部分地址译码时，有3条高位地址条高位地址线（线（A15、A14和和A13）不参加译码。）不参加译码。 由于由于8088CPU工作在最小方式，所以，工作在最小方式，所以，IO/M =0要参加译码。片选信号形成电路如下图所示。要参加译码。片选信号形成电路如下图所示。5.3 扩展存储器设计扩展存储器设计部分地址译码方法设计的部分地址译码方法设计的SRAM存储器的片选信号形成电路存储器的片选信号形成电路 5.3 扩展存储器设计扩展存储器设计存储器地址译码存储器地址译码 （3）线选地址译码方式）线选地址译码方式

12、线选法是指用存储器芯片片内寻址以外的系统的线选法是指用存储器芯片片内寻址以外的系统的高位地址线中的某一条，作为存储器芯片的片选控制高位地址线中的某一条，作为存储器芯片的片选控制信号。信号。 优点：优点：选择芯片不需要外加逻辑电路，译码线路简单。选择芯片不需要外加逻辑电路，译码线路简单。 缺点：缺点：地址重叠区域多，不能充分利用系统的存储器地址重叠区域多，不能充分利用系统的存储器空间空间 。 5.3 扩展存储器设计扩展存储器设计5存储器地址译码电路存储器地址译码电路存储器的地址译码电路形式很多，概括为：存储器的地址译码电路形式很多，概括为：l组合电路（门电路）形式。组合电路（门电路）形式。l专用

13、译码器形式，如专用译码器形式，如3-8译码器译码器74LS138。l数字比较器形式。数字比较器形式。lEPROM形式。形式。lGAL、CPLD/FPGA形式。形式。5.3 扩展存储器设计扩展存储器设计例例5.3 在某在某8088微处理器系统中，需要用微处理器系统中，需要用8片片6264构成一个构成一个64kB的存储器。其地址分配在的存储器。其地址分配在00000H0FFFFH内存空间，地址译码采用全译码内存空间，地址译码采用全译码方式，用方式，用74LS138作译码器，请画出存储器译码电作译码器，请画出存储器译码电路。路。5.3 扩展存储器设计扩展存储器设计解：解： 根据题目已知条件和根据题目

14、已知条件和74LS138译码器的功译码器的功能，设计的存储器译码电路如下图所示。图中能，设计的存储器译码电路如下图所示。图中74LS138的每一个输出端均与一块的每一个输出端均与一块6264芯片的片选芯片的片选端相连，端相连，8个输出端分别选通个输出端分别选通1个个8kB的存储空间的存储空间（即（即1个个6264模块），共占有模块），共占有64kB内存空间。内存空间。5.3 扩展存储器设计扩展存储器设计用用74LS138作译码器的存储器译码电路作译码器的存储器译码电路 5.3 扩展存储器设计扩展存储器设计例例5.4 利用利用74LS688设计译码电路，输出端作为设计译码电路，输出端作为Intel 62128 SRAM的片选信号，分配给的片选信号，分配给Intel 62128的地址范围为的地址范围为7400