第一章 认识数字系统设计开发环境

1、FPGA/CPLD应用技术（Verilog语言版）全国高职高专院校规划教材精品与示范系列王静霞 主编 余菲 温国忠 副主编任务1 基于原理图实现的基本门电路设计 n采用可编程逻辑器件进行2输入端与非门电路的设计，首先必须要准备软件和硬件设计环境。n所需软件环境：Quartus II集成开发环境。n所需硬件环境：计算机和EDA (电子设计自动化Electronic Design Automatic)教学实验开发系统。 第一章 认识数字系统设计开发环境1) 新建工程新建工程(1)启动Quartus II软件，出现如图所示的Quatus II启动界面。1) 新建工程新建工程(2)创建工程NAND2，

2、在“File”下拉菜单中选取“New Project Wizard”，出现如图1.3所示的工程向导窗口，在该窗口中指定工作目录、工程名称和顶层模块名称。1) 新建工程新建工程(3)在图中点击“Next”按钮，则会出现如图1.4所示的“Add Files”添加文件窗口，可以将已经存在的输入文件添加到新建的工程中，该步骤也可以在后面完成，这里直接点击“Next”，出现如图1.5所示的选择器件窗口。1) 新建工程新建工程(4) 在如图所示窗口中选择使用的器件系列和具体器件，这里选择ACEX系列器件EP1K100QC208-3作为示例。 2) 设计输入设计输入（1）在“File”下拉菜单中选取“New

3、”，出现如图所示的设计输入类型选择窗口，选择设计输入类型为Block Diagram/Schematic File，出现如图所示的原理图编辑窗口。2) 设计输入设计输入(2) 在图1.9所示的原理图输入窗口中双击鼠标左键，出现如图1.10所示的符号窗口。2) 设计输入设计输入(3) 引入逻辑门，在如图1.10所示的符号窗口的“Name”栏中输入“nand2”，“Libaries”栏中出现所选择的器件名称，右边空白处出现2输入与非门的符号，如图1.11所示，点击“OK”，将该符号引入原理图编辑窗口。用同样的方法，在原理图中引入两个输入引脚符号input和一个输出引脚符号output。 2) 设计

4、输入设计输入(4) 更改输入、输出引脚的名称，在PIN_NAME处双击鼠标左键，进行更名，两个输入输入引脚分别为A和B，输出引脚为F。(5) 点击左侧快捷工具栏中的直交节点连线工具进行连线：将A、B脚连接到与非门的输入端，C脚连接到与非门的输出端，如图1.12所示。 3) 工程编译工程编译选择菜单“Processing”下的“Start Compilation”，或者单击位于工具栏的编译按钮，完成工程的编译，如图1.15所示。 4) 设计仿真设计仿真 （1）建立波形文件。选择“File”菜单下的“New”命令，在弹出的窗口中选择 “Vector Waveform File”，新建仿真波形文件，

5、如图1.18所示。出现波形文件编辑窗口，点击“File”菜单下的“Save as”选项，将该波形文件另存为“work1.vwf”。（2）添加观察信号。在波形文件编辑窗口的左边空白处单击鼠标右键，选择“Insert”选项下的“Insert Node or Bus”命令，如图1.19所示，出现如图1.20所示的“Insert Node or Bus”窗口。 4) 设计仿真设计仿真 （3）添加激励。通过拖曳波形，产生想要的激励输入信号。通过如图1.23所示的波形控制工具条为波形图添加输入信号，2输入与非门的两个输入端的激励信号如图1.24所示。 4) 设计仿真设计仿真 （4）功能仿真。添加完激励信号

6、后，保存波形文件。选择“Processing”菜单下的“Simulator Tool”选项，出现如图1.25所示的仿真工具对话框。 4) 设计仿真设计仿真 （5）时序仿真。在图1.25所示的仿真工具对话框中的“Simulation mode”选为“Timing”模式，进行时序仿真，仿真结果如图1.27所示。5) 器件编程与配置器件编程与配置 （1）器件选择。选择“Assignments”菜单中的“Device”选项，打开器件设置对话框，如图1.28所示，选用ACEX系列器件EP1K100QC208-3。 5) 器件编程与配置器件编程与配置 （2）引脚选择。选择“Assignments”菜单中的

7、“Pins”选项，打开引脚设置对话框，如图1.29所示，用鼠标左键分别双击相应引脚的“Location”列，选择需要配置的引脚。5) 器件编程与配置器件编程与配置 （3）烧写器件。将开发板 Jtag口与电脑的并行口相连，接通开发板电源。在 Tools 菜单下，选择“Programmer”命令， 打开 Quartus II Programmer 工具，如图1.30所示。1.1 Quartus II 集成开发环境 nQuartus II集成开发环境是一个基于Altera器件进行逻辑电路设计的体系结构化的完整集成环境，提供了功能强大的设计处理能力，可以使设计更好地用Altera可编程逻辑器件实现。n

8、Quartus II软件提供是Altera提供的完整的多平台设计环境，能够直接满足特定设计需要，为可编程芯片系统(SOPC)提供全面的设计环境。nQuartus II是Altera公司新一代的EDA设计工具，由该公司早先的MAXPLUS II演变而来，不仅继承了其优点，更提供了对新器件和新技术的支持，使设计者能够轻松和全面地进行设计的每一个环节。1Quartus II 开发环境的特性1.1 Quartus II 集成开发环境 Quartus II集成开发环境的设计流程 设计输入设计输入完成设计的输入；设计输入可以有多种形式综合综合完成设计综合，生成综合网表文件布局布线布局布线完成综合网表文件到

9、器件的布局布线时序分析时序分析完成综合后电路的时序分析仿真仿真完成电路的仿真，包括功能仿真和时序仿真两种工具器件编程与配置器件编程与配置完成生成器件下载文件约束输入约束输入完成约束的输入；如速度约束、面积与速度的优先关系、引脚设置设计输入可以有多种形式文本编辑器块与符号编辑器宏向导插件管理器分配编辑器引脚规划器设置对话框布局图编辑器设计分割窗口分析和综合器RTL查看器辅助工具布局布线器分配编辑器布局图编辑器增量布局连线工具芯片编辑器Fitter工具时序分析报告窗口技术映射查看器仿真器波形编辑器汇编器编程器转换编程文件1.2可编程逻辑器件基本原理n可编程逻辑器件 ( Programmable L

10、ogic Device ) 简称PLD，是一种通用大规模集成电路，用于LSI和VLSI设计中，采用软件和硬件相结合的方法设计所需功能的数字系统。nPLD的优点： 价格较便宜 操作简便 修改方便可编程逻辑器件PLD低密度可编程逻辑器件（LDPLD）高密度可编程逻辑器件（HDPLD）PROMPLAPALGALEPLDCPLDFPGA2产品分类nPROM： Programmable Read-Only Memory nPLA：(Programmable Logic Array)是可编程逻辑阵列的简称，PLA的逻辑结构是基于“与”、“或”表达式的，其内部是由与门、或门、三态门等够成的逻辑阵列。nPAL

11、： Programmable Array LogicnGAL：通用阵列逻辑（General Array Logic） nEPLD：EPLD (Erasable Programmable Logic Device)是利用CMOS EPROM的技术所制成的一种PAL nCPLD：Complex Programmable Logic Devices nFPGA: Field Programmable Gate Array即现场可编程门阵列，属于可编程逻辑器件的一种，在20世纪90年代获得突飞猛进的发展，到目前已成为系统设计的主流平台之一。1.1PLD基本原理与阵列或阵列PLD中阵列交义点上有3种连接

12、方式：硬线连接、接通连接和断开连接。1.2.0输入输入/反馈缓冲单元表示法反馈缓冲单元表示法nPLD的输入缓冲器和反馈缓冲器都采用互补的输出结构，以产生原变量和反变量两个互补的信号，如图1.1.10所示。A是输入，B和C是输出，真值表如表1.1.1所示。 AB C010 11 0图1.1.10 PLD缓冲器 表1.1.1 PLD缓冲器真值表 从真值表可见：BA ，C 1.2.0PLD与门表示法与门表示法n与阵列是PLD中的基本逻辑阵列，它们由若干个与门组成，每个与门都是多输入、单输出形式。以三输入与门为例，其PLD表示法如图1.1.11所示，图中DA * B * C 图1.1.11 3输入端的

13、PLD与门1.2.0PLD或门表示法或门表示法n或阵列也是PLD中的基本逻辑阵列，它们由若干个或门组成，每个或门都是多输入、单输出形式。以4输入或门为例，其PLD表示法如图1.1.14所示，图中YP1P3P4 图1.1.14 4输入端的PLD或门n例：一个PLD异或门电路如图1.1.15所示。图中 图1.1.15 PLD异或门连接图 1.2.1 简单PROM结构n早期的可编程逻辑器件只有可编程只读存贮器(PROM)、紫外线可按除只读存贮器(EPROM)和电可擦除只读存贮器(EEPROM)三种。由于结构的限制，它们只能完成简单的数字逻辑功能。 1.2.2PALn基于熔丝1.2.3PLA1.2.5

14、 产品总结n小节:1.只能对或逻辑编程的为PROM(包括PROM,EPROM,EEPROM)原理基于熔丝,紫外线挥发电荷,或者浮栅。2.只能对与阵列编程的是PAL，再PAL基础上增加触发器和MUX等输出单元就是GAL。3.与或逻辑都可以编程的是PLA ，这个也是乘积项技术，如果在PLA的基础上增加触发器和MUX等输出单元一般称作CPLD4.采用LUT结构的称为FPGAnCPLD 与 FPGA可编程逻辑器件可编程逻辑器件问题n1.图a中有哪些元素？n2.请区分prom、pal、gal、pla、cpld、fpgan3.说明可编程逻辑器件的作用？1.3.1复杂可编程逻辑器件CPLDn特点：采用电可擦

15、除，无需编程器n结构特点：与GAL类同，加以改进n输入/输出单元（IOC）n通用逻辑模块（GLB）n可编程布线区：全局布线区（GRP），输出布线区（ORP）nGLB结构及功能：与GAL类似nIOC结构及功能：8种工作方式CPLD可分为三块结构宏单元（Marocell)可编程连线（PIA)I/O控制块 2.1 可编程逻辑器件原理CPLDCPLD的内部结构的内部结构（Product-Term)宏单元结构宏单元结构n工艺：CMOS-SRAMn擦除方式：与SRAM相同n基本结构：逻辑单元阵列结构（可编程）n特点：功耗低，集成度高（3万门/片）， 信号传输时间不可预知next1.3.2FPGA（Fiel

16、d Programmable Gate Array）n结构特点n输入/输出模块（IOB）：输入或输出可设置n可编程逻辑模块（CLB）：含组合逻辑和触发器n互连资源（IR）：金属线，可编程接点/开关n利用EPROM存放编程数据n输入/输出模块（IOB）逻辑原理n可配置逻辑模块（CLB）n性能特点n设计灵活性强，适用性广n传输延迟时间不定，速度低，保密性查找表（查找表（Look-Up-Table)的原理的原理l 查找表（查找表（Look-Up-Table)简称为简称为LUT，LUT本质本质上就是一个上就是一个RAM。l 目前目前FPGA中多使用中多使用4输入的输入的LUT，所以每一个，所以每一个L

17、UT可以看成一个有可以看成一个有4位地址线的位地址线的16x1的的RAM。 l 当用户通过原理图或当用户通过原理图或HDL语言描述了一个逻辑电语言描述了一个逻辑电路以后，路以后，PLD/FPGA开发软件会自动计算逻辑电开发软件会自动计算逻辑电路的所有可能的结果，并把结果事先写入路的所有可能的结果，并把结果事先写入RAM,这这样，每输入一个信号进行逻辑运算就等于输入一样，每输入一个信号进行逻辑运算就等于输入一个地址进行查表，找出地址对应的内容，然后输个地址进行查表，找出地址对应的内容，然后输出即可出即可 LUT实现原理实现原理下面是一个下面是一个4输入与门的例子：输入与门的例子：实际逻辑电路实际

18、逻辑电路LUT的实现方式的实现方式 a,b,c,d 输入输入逻辑输出逻辑输出地址地址RAM中存储中存储的内容的内容00000000000001000010.0.01111111111 基于基于LUT的的FPGA的结构的结构 FPGA应用场合应用场合n单板复杂数字逻辑单板复杂数字逻辑nICIC验证验证n核心处理器件：通信系统，图像处核心处理器件：通信系统，图像处理等领域具有不可比拟的优势，并理等领域具有不可比拟的优势，并已渗透到传统已渗透到传统DSPDSP领域领域1.4 可编程逻辑器件开发工具 1.4.1 开发软件开发软件Altera: MAXPLUS II（上一代开发工具，最（上一代开发工具，

19、最成功的开发环境之一）成功的开发环境之一） Quartus II （新一代开发环境）（新一代开发环境）Xilinx： Foundation （上一代开发工具）（上一代开发工具） ISE （新一代开发环境）（新一代开发环境）n直观，易于上手直观，易于上手n效率高效率高n可读性差可读性差n可维护性、可移植性可维护性、可移植性差差n一般用于小规模设计一般用于小规模设计n适于新学者与非专业适于新学者与非专业人士人士n抽象，需要学习掌握抽象，需要学习掌握n效率相对较低效率相对较低n可读性好可读性好n可维护性、可移植性好可维护性、可移植性好n可用于任何规模设计可用于任何规模设计n推荐的设计方法推荐的设计方

20、法原理图设计原理图设计 vs 硬件描述语言硬件描述语言1.4.2 Quartus设计工具设计工具nQuartus是Altera的新一代设计开发软件，支持APEX20K、APEX、Excalibur、Mercury以及Stratix等新器件系列。为了缩短设计周期和降低设计复杂度，Quartus 含有工作组计算、集成逻辑分析功能、EDA工具集成、多过程支持、增强重编译和IP集成等特性。nQuartus软件加强了网络功能，它具有最新的Internet技术，设计人员可以直接通过Internet获得 Altera的技术支持。 Xilinx的可编程逻辑器件设计工具 n1. ISE 5.x的特点的特点n X

21、ilinx 是最大的FPGA/CPLD 生产商之一，其设计开发的软件也不断升级换代，已从Foundation系列发展到目前的ISE 5.x系列。ISE（Integrated System Configuration）是集成综合环境的简称，是Xilinx提供的一套工具集，其集成的设计工具可以完成整个FPGA/CPLD的开发过程。ISE 5.x支持几乎所有的 Xilinx FPGACPLD主流器件。 （2）综合工具nISE集成的综合工具主要有 Synplicity公司的 Synplify/synplify Pro，Synopsys公司的FPGA Compiler IIExpress，Exempla

22、r Logic公司的 LeonardoSpectrum和 Xilinx ISE中的 XST等。nSynplify/synplify Pro的综合结果往往面积较小，速度较快。结合Synplicity公司的 Amplify物理约束功能，对很多设计能大幅度地减少资源，优化面积达到30以上。（2）综合工具nFPGA Express的综合结果比较忠实于原设计，其升级版本FPGA Compiler II是最好的ASIC/FPGA设计工具之一。需要指出的是ISE 5.x系列不再直接集成FPGA Express综合工具。nMentor的子公司 Exemplar Logic出品的LeonardoSpectrum的综合优化能力也非常高，对Xilinx器件的支持较好。nXST（Xilinx Synthesis Technology