微机原理与接口技术第二章

1、1第二章80 x86/88微处理器2数字处理技术的发展 中央处理单元(Central Processing Unit ) 微处理器 (Micro Process Unit ) 单片微型计算机 数字信号处理器(DSP) 微控制器(Micro Control Unit) 3CPU组成 中央处理单元（器） 一般讲是运算器和控制器两部分 运算器：数字处理部件。包括累加器，状态字（寄存器），少量通用寄存器。 控制器：除运算器外的其它的部件组成。包括指令寄存器，译码电路，微操作电路，节拍发生器（时序电路等），指令计数器（指令地址寄存器）。 内部总线及接口逻辑4CPU组成5运算器的组成部件 运算器是进行算术

2、运算和逻辑运算的部件，其工作步骤受控制器的控制。 运算器由算术逻辑单元ALU、累加器寄存器A和标志寄存器（FR）或称程序状态字（PSW Program Status Word）、通用寄存器阵列RA等部分组成。 累加器寄存器A：在运算前存放一个参加运算的数，常称为操作数，并用于存放运算结果。 标志寄存器：反映CPU工作状态的寄存器。 寄存器阵列：处理内部的存储器，不同CPU有不同数量。6控制器的组成部件 程序计数器（程序地址寄存器、指令地址寄存器）：保留下一条执行的指令的地址。 指令寄存器：保留当前执行的指令。 指令译码器：根据不同的指令产生不同的逻辑。 内部逻辑电路（微操作电路）：根据指令译码

3、器条件（电平信号）和时序电路的脉冲信号，产生CPU中各部件的控制信号。 时序电路：产生有严格时间关系的脉冲信号。 标志寄存器：7总线及接口逻辑 总线：信息流动的通道。 数据总线：传送数据信息的总线。 地址总线：传送代表存储的数据的地址信息的总线。 控制总线：传送控制信息的总线。控制信息分控制条件（电平）和时间（脉冲）。接口逻辑：CPU用于外部交换信息的端口。880X86微处理器 8088/8086：EU，BIU（执行单元，总线接口单元）。8086微处理器：第一代16位微处理器，8088微处理器：8086微处理器的简化，外部数据总线为8位。内部与8086相同。98086/8088微处理器微处理器

4、 10118086/88CPU结构示意12执行单元（EU） 算术逻辑单元ALU 暂存寄存器（累加寄存器） 内部寄存器阵列DR 状态标志寄存器（FR）PSW（Program Status Word） EU控制器等部分组成。 13寄存器阵列 微处理器内部高速数据存储单元。不同的微处理器有不同的数量和定义名称。 8086/8088有8个16位的寄存器： AX（AH、AL），BX，CX，DX，SP，BP，SI，DI。14标志寄存器标志寄存器 标志寄存器用来保存ALU操作结果的标志，以及CPU其它的工作状态。可以用专门的指令来测试这些条件标志和进行设置。大多数算术、逻辑运算都会影响一到几个标志位。其置位

5、还是复位，由最后执行的算术逻辑运算的结果决定。每个标志都可视为一个触发器。每个标志都可视为一个触发器。这些标志往往用做后续指令判断的依据，可用于控制程序的转移等。 15表2-3-1 标志寄存器 16存储器与寄存器的区别 存储器与寄存器都用做存储数据。 存储器分程序存储器与数据存储器。保存程序和工作数据，一般容量较大。在第5章详细介绍。 寄存器也是一种存储器，在CPU内部，数量较少，用于保存CPU运算的结果、中间结果等。不同的CPU，寄存器数量不等，结构和名称也不同。 寄存器的存取速度与CPU工作速度相匹配。而存储器的工作速度有时与CPU工作速度不一定匹配（一般来讲慢于CPU速度）。17执行单元

6、控制器 控制器是发布操作命令的机构，是计算机的指挥中心，相当于人脑的神经中枢。 控制器由指令部件、时序部件和微操作控制部件等三部分组成。 指令是一种能供机器执行的控制代码，有操作码和地址码两部分组成。18指令部件 程序计数器PC(Program Counter)：存储指令地址 指令寄存器IR(Instruction Register)：保存当前执行指令（代码） 指令译码器ID(Instruction Decoder)：将指令码变成内部电路控制信号，等三部分组成。 程序由指令序列组成。19时序部件和微操作控制部件 时序部件：时钟系统、脉冲分配器。 微操作控制部件：组合逻辑电路， 在指令译码电路、

7、时钟脉冲信号的控制下，实现一系列逻辑动作（微操作），完成指令功能。 20总线执行单元（BIU） 总线执行单元是80X86CPU用于产生外部有限地址的部件。 段寄存器：CS，DS，SS，ES 地址合成器 指令队列缓冲器 外部总线控制逻辑，读、写、锁存 外部地址总线 外部数据总线21地址合成器，段寄存器 8086/8088外部地址线共有20根，可直接寻址空间为220=1024K。 8086/8088内部寄存器为16位，包括指令计数器。 8086/8088共有4个段寄存器：CS，DS，ES，SS。同样是16位寄存器。 地址合成器，将指令计数器或指令中指出的地址，与段寄存器中的数据，组合成20位的外部

8、地址。22指令队列缓冲器 指令寄存器-正在执行的指令 指令队列缓冲器-下一条执行的指令 8088/8086指令系统为可变长度指令系统，根据不同需要，指令由1 6 字节组成。 为什么要用指令队列缓冲器？ 流水线技术。23外部总线及控制逻辑 与外部器件进行数据交换和对CPU外部器件控制的逻辑电路。 数据在什么地方：外部器件，或外部器件内部的某一单元内。地址 如何进行数据传送：数据传送的路径。 要求的操作：读或写。 以及传送的数据的性质。24总线 所谓总线是指信息传送的公共通道，是沟通微型计算机中各个功能单元的桥梁。 在微处理器内部传送信息的总线称为片内（内部）总线， 而在微处理器与各外部部件之间传

9、送信息的总线称为片外（外部）总线。 共分三类总线：地址总线AB 、数据总线DB 、控制总线CB 。25总线 地址/数据复用总线：采用分时方式，一部分时间作为地址总线，一部分时间作为数据总线的一类总线。 单向总线/双向总线：数据（信息）传送方向）。 控制总线：传送控制信息或状态信息。26总线缓冲器 起总线隔离，暂存和增强负载能力等功能的电路。 三态缓冲器：除了有高、低两种电平状态外，还有断开（高阻抗）状态。 缓冲/锁存器：带数据寄存的缓冲器。 之所以要总线缓冲器（锁存器）的原因是，在一条总线上，任一时刻只能传送一个数据。既然称总线，一定有多于两个可接受/发送数据的端口，若同时有多于一个端口发送数

10、据，将发生数据冲突。 总线缓冲器均具有三态功能，减小功耗、增强总线能力。27小结 微处理器的基本组成（必需的部分）； 基本工作过程； 8086/8088微处理器结构。 习题：第二章 1、4、5、6、728298086/8088寄存器 通用寄存器 AX（AH，AL）：累加寄存器 BX（BH，BL）：基址寄存器 CX（CH，CL）：计数寄存器 DX（DH，DL）：数据寄存器308086/8088寄存器 指针寄存器 SP：堆栈指针寄存器 BP：基指针寄存器 SI：源变址寄存器 DI：目的变址寄存器318086/8088寄存器 段寄存器 CS：代码段寄存器 DS：数据段寄存器 SS：堆栈段寄存器 ES

11、：扩展段寄存器328086/8088寄存器 IP：指令指针（PC） FR：标志寄存器（PSW）。338086/8088微处理器微处理器 34358088、8086引脚信号 采用双列直插式封装，有40条引脚 8086还有采用PLCC封装，有44条引脚，其中4条没定义（空） 地址/数据总线 控制/状态（总）线 电源、地线，复位，时钟输入线。36地址/数据总线AD0 AD15(8086)，AD0AD7(8088):1. 地址/数据复用总线，双向，三态。2. 作为地址总线时，输出低16位地址A15A0 （单向，输出）。3. 作为数据总线时，输入、输出16位的数据D15D0 （双向），（8088仅为D7

12、D0，高8位不是复用总线，只是地址总线）37地址/状态总线 A19/S6A16/S3 ：分时复用的地址/状态线，输出、三态功能。作为地址总线时，输出最高4位地址(A19A16)，与A15A0构成访问存储器的20位物理地址。 当CPU执行I/O指令时，A19A16保持0状态，因此8086/8088可访问的I/O空间为64K。 38地址/状态总线作为状态总线时，输出CPU的状态信息 。S6总为0。S5状态用来反映中断允许标志位IF的当前设置：1. 若IF=1，表明CPU允许可屏蔽中断请求；2. 若IF=0，则表明CPU禁止可屏蔽中断请求。3.S4、S3两位组合指示CPU当前正在使用哪个段寄存器。

13、39地址/状态总线40高数据总线允许/状态线 /S7（Bus High Enable/Status）（该信号在8088中最小模式下为SS0，最大模式下恒为高。)：输出，三态。 8086中当地址/数据总线作为数据总线时，为高8位数据总线允许信号。 =1，只用D7 D0传送数据， =0，用D15 D0传送数据。 DMA时，高阻态 。BHEBHEBHE418086的S7状态线 S7状态在T2、T3和T4周期有效（低电平），在中断确认周期和局部总线出让的最后一个逻辑状态时间保持高阻态。 在第一次中断确认周期的T1期间，S7保持低电平。428088的SS0状态线 状态线SS0在最小模式下与S0同。最小模

14、式下，SS0、IO/M和DT/R三者用来反映总线周期状态。 当局部总线出让期间保持高阻状态。43地址锁存允许信号（ALE） 输出、高电平有效。 用做地址锁存器的片选信号，将AD19-AD0上输出的地址信息锁存到外部锁存器。 8282（74ls373) 因为8086/8088的AD19-AD0为地址数据复用总线，在CPU外部，必须保存AD19-AD0作为地址总线时的信息。44数据传送控制信号 ：数据发送接收控制信号，用来控制数据传送方向。 当=1时，发送数据，即进行写操作； 当=0时，接收数据，即进行读操作； 数据收发器的选通信号 ，三态、输出、低电平有效。 8286/8287芯片 （74ls2

15、45) R/DTDEN45存储器读/写信号 、 ： 三态、输出，低电平有效。 对存储器或I/O设备读、写操作控制线。 在进行DMA操作时，此两线为高阻态。RDWR46存储器或I/O端口选择信号 （8086）：三态、输出。=1时，表示CPU访问存储器；=0时，表示CPU访问I/O端口。 8088该信号的逻辑与8086恰好相反 注意访问I/O端口时，只有A15A016位地址有效。IO/M47就绪信号（ READY ） 反映外部器件（设备）等状态的信号，输入，高电平有效。 READY = l时，表示CPU访问的存储器或I/O端口已准备好传送数据 。 READY = 0，表示CPU访问的存储器或I/O

16、端口未就绪，此时，CPU自动插入一个或多个等待周期TW，直到READY信号变为高电平，完成数据传送。 48测试信号（ ） 输入、低电平有效。当CPU执行WAIT指令时，每隔5个时钟周期对该脚进行一次测试，若测到为高，CPU继续处于等待状态，直到检测到为低电平，退出等待状态。 它与READY的不同之处是，READY是外设主动，TEST是CPU主动。TEST49不可屏蔽中断请求信号 （NMI） 不受CPU中断允许标志位（IF）状态的影响 。也不能用软件屏蔽 。输入，上升沿触发。 该信号有效时，在当前指令结束后，立即进入中断处理。 在PC系统中，当存储器或I/O传输中出现奇偶错，或8087有中断请求

17、时，产生该中断请求。 50中断请求和中断响应信号 INTR：可屏蔽中断请求信号，输入，高电平有效。外设向CPU发出中断请求。 ： CPU响应外设INTR信号的应答信号 ，输出，低电平有效。NTAI51时钟信号和复位信号 CLOCK：提供8086和8088要求时钟信号，输入。信号要求的占空比为33高电平，67%为低电平。 不同型号的芯片使用的时钟频率不同。8088要求为4.77MHz，8086-1为10MHz，8086-2为8MHz。RESET ：复位信号，启动和重启系统 。输入。 至少要维持4个时钟周期的高电平，才能可靠复位。 对8086/8088CPU，复位后是从FFFF0H单元开始执行程序

18、。（也就是系统启动后执行的第一条指令）。52复位后CPU的内部状态 53总线请求信号 （HOLD ） 其它总线主控模块（如DMA控制器8237A）要求占用总线时，向CPU的请求信号。输入、高电平有效 。 总线使用完毕，释放总线的同时，撤消HOLD信号 它与CPU的总线请求响应信号配合工作 54总线请求响应信号 （HLDA ） CPU对其它主控部件的总线请求作出的响应信号。输出，高电平有效。 HLDA有效，表示申请总线的部件可以使用总线。 与此同时，CPU使所有与三总线有关的引脚均呈现高阻抗，让出总线。 直到收到总线释放信号HOLD，CPU重新控制总线。55工作模式选择信号 ：最小模式和最大模式

19、选择 当 =0，表示CPU工作在最大模式系统。反之工作在最小模式。MX/MNMX/MN56电源和地线 8086和8088均用单一的+5V电源。1、20引脚为地线，40脚为电源。578086/8088的工作模式 80868088CPU芯片设计了两种工作模式，即最小模式和最大模式。 在不同模式下工作时，部分引脚(第24-31脚)具有不同的功能 。 最小模式就是在系统中只有一个微处理器。即8086（或8088）。 最大模式是系统中有两个或多个处理器。主处理器就8086/8088，其它称为协处理器：数值运算协处理器8087，输入输出协处理器8089。 58最小工作模式 最小工作模式是8086/8088

20、工作的最简单情况。 所有的总线控制信号都直接由80868088产生， ALE 、 、 、 、 、RDT /DENIOM /RDWRINTA59最小工作模式 608位总线栓锁驱动器8282作用：外围设备地址寄存。三态输出与74LS373功能相同618位总线收发器8286三态总线驱动器功能与74LS245相同。隔离8088地址/数据总线，增强驱动能力。628086/8088操作和时序 时钟周期 、总线周期 （机器周期 ）、指令周期 638086/8088操作和时序 8086/8088工作周期分时钟周期，总线周期和指令周期三种。时钟周期时钟周期（在8086/8088中又称为T状态周期）为最基本的周期

21、，它是第19引脚输入的时钟脉冲的周期。当时钟频率为5MHz，时钟周期=200ns 总线周期总线周期为对系统总线进行一次操作的时间。8086/8088的基本总线周期由4个时钟周期（T1 T4）组成。典型的总线周期有存储器读周期、存储器写周期、I/O设备的输入周期、I/O设备的输出周期、中断响应周期、空闲周期等。 指令周期为指令周期为8086/8088CPU执行一条指令需要的时间。它由若干个总线周期组成，根据指令性质，总线周期不同。64最小模式下的总线读周期最小模式下的总线读周期 65666768最小模式下的总线写周期最小模式下的总线写周期 69最小模式下的总线周期 总线周期总是从T1开始 T1状

22、态：CPU通过地址/数据复用线AD15 AD0，和地址/状态复用线A19/S6 A16/S3输出20位地址信息。同时 和ALE控制信号有效， 信号表示高位数据线上的信息有效，该信号作为奇地址存储体的体选择信号，配合地址信号实现对存储单元的寻址。ALE信号为地址锁存信号，启动锁存器8282，在ALE信号下降沿，将20位地址信号和信号锁存到8282地址寄存器中。 BHEBHE70最小模式下的总线周期T2状态 ：A19/S6 A16/S3成为状态线，出现信号S6S3，并保持到读周期结束。地址数据复用总线（AD15 AD0）成为数据总线，准备数据传送。 变低电平（有效），启动收发器8286。 确定数据

23、传送方向。读数据时 为低；写数据时 为高。在周期末，读 或写 控制信号开始有效。（两者只能有一个有效），数据将出现在总线上。 DENR/DTR/DTR/DTRDWR71最小模式下的总线周期T3状态：读 或写 控制信号保持有效。若存储器或I/O端口已完成数据读/写（READY线保持高电平）。有些情况下，外部设备（器件）的速度不一定能与8086/8088相匹配。在T3周期结束，读写数据过程不一定能完成。在T3周期末， READY线为低电平。此时8086/8088自动延长T3状态一个周期，并用TW表示。在TW周期末再次检测READY线，以确定是否完成。直到确认完成数据操作后，退出TW。RDWR72最

24、小模式下的总线周期T4状态：在读 、写 信号后沿从数据总线上读取数据。完成一次总线操作。总线读或写周期工作过程类似，只是数据方向控制信号 状态不同和数据读、写信号不同。RDWRR/DT73小结引脚信号的定义，作用，有效时电平，工作逻辑。 实验一：学习WAVE6000基本使用，特别逻辑分析仪使用。 分析时钟周期、机器周期（总线周期）和指令周期之间的关系。 掌握地址/数据复用总线的工作原理，ALE、RD、WR信号与三个周期之间的相互关系。 实验：外部存储器读、写指令执行时序分析，乘除指令时序分析。74最大工作模式 在最小模式下，只有一个数字处理器，因此所有的运算与控制均由8086/8088微处理器

25、承担。系统结构也最简单。 为了提高系统处理数据的速度，8086/8088提供了另一种工作模式，称最大模式。 最大模式下，处理器的一部分引脚有新的定义。 需要用转换总线控制信号的总线控制器8288。 将CPU的状态信号转换成总线控制信号， 控制8282锁存器、8286总线收发器。758086/8088微处理器微处理器 76最大工作模式 77总线控制器828878最大工作模式下引脚的定义 引脚2431信号在最大模式下重新定义。 ALE， 成 QS1，QS0 （指令队列状态信号 ） 、 、 成总线周期状态信号 、 、 。表示当前总线周期中进行的数据传输的类型 成 ：总线锁定信号。 、 成 、 总线请

26、求与授予信号。INTAIO/MR/DTDEN2S1S0SWRLOCKHOLDHLAD0GT/RQ1GT/RQ79指令队列状态信号 QS1，QS0QS1，QS0提供指令队列操作状态，供外部器件跟踪8086内部指令队列。80总线周期状态信号 81总线请求与授予 、 ：为双向信号脚，用于其它总线控制器向8086申请总线和8086将总线控制权授予其它总线控制器。 优先级别较高。工作过程如下：1.其它总线控制器发出一时钟周期宽的脉冲，表示申请总线。2.在T4或T1时刻，8086发出一时钟周期宽的脉冲，表示接受申请。并在下一时钟周期释放总线。3.当外部总线控制器再发一时钟周期宽的脉冲，表示总线使用完成（同

27、时释放总线控制）。4.在下一时钟周期8086（8088）重新接管总线。0GT/RQ1GT/RQ0GT/RQ8283最大工作模式（8086+8087）84总线锁定信号 ：输出、低电平有效，三态。当该信号有效时，其它总线控制设备不能占用总线。在总线出让状态下，它为高阻状态。 的有效信号由指令前缀LOCK控制产生（在第3章中介绍），并维持到下一条指令执行完毕为止。LOCK85最大模式下的总线读周期最大模式下的总线读周期 86最大模式下的总线写周期 87最大模式下的总线周期 从总线周期来看，最大模式下的总线读写周期与最小模式并无不同。只是最大模式时，要增设一个总线控制器8288芯片。根据CPU的 、

28、、 状态信号重构总线控制信号。 此外，将对存储器操作和I/O端口的操作信号重构为两组信号， 以及提前一个时钟周期的存储器写信号 和提前一个时钟周期的I/O端口写信号。2S1S0SMRDCIORCMWTCIOWCAMWCAIOWC88浮点协处理器8087简介 通用处理器（如8086/8088）只有简单的加、减、乘、除等算术运算指令，而没有如开方、正弦、余弦、对数等运算指令，代之要用程序实现。因此，速度慢、精度低。即使对整形数据，在有的时候，通用处理器的精度也不高（只有16位）。协处理器8087是提供高精度计算的处理器。用来弥补通用处理器（如8086/8088）这方面的不足的一种数字处理器。在系统

29、中，8087执行复杂数学函数的协处理器，主处理器（8086/8088）执行其它任务。 8087能将主处理器浮点运算速度和精度性能提高50 100倍 89浮点协处理器浮点协处理器8087简介简介90浮点协处理器浮点协处理器8087简介简介 8087增加了68条浮点指令和8个80位的浮点寄存器。符合IEEE微处理器浮点标准 。 8个80位长的数据寄存器，称为ST寄存器 16位的状态寄存器， 16位的控制寄存器 16位的特征寄存器91浮点协处理器浮点协处理器8087简介简介 8087中涉及到寄存器堆栈的所有指令都在浮点运算部件中执行。这些指令包括算术运算、逻辑操作、超越函数计算、常数、比较及数据传送

30、类型。8087一旦开始执行指令，就把BUSY输出信号变为高电平，在IBM PC/XT机中，8087的BUSY信号与8088/8086的TEST引脚相连，使两个处理器同步。92浮点协处理器浮点协处理器8087简介简介938087IEEE微处理器浮点标准格式94Escape指令 8087执行的所有指令称为ESCAPE指令，指令的最高5位都相同，为11011。 8087的协处理器是通过监视局部总线实现与主处理器的协调工作。 协处理器监控主处理器的程序执行过程，通过监控总线状态周期S2S0，与主处理器同时读取指令。而指令执行过程，通过监控队列状态线QS0和QS1。 检测Escape指令的出现，95主处

31、理器对ESCAPE指令的响应当8086遇到ESCAPE指令时，执行两种工作之一1.不做任何事（操作在8087内部进行）2.或计算有效地址，并从该地址读一个字（所有LOADS和STORES指令要求）。8086忽略读取的字，因此称为虚读周期。 随后，8086立即执行下一条WAIT指令。ESCAPE指令不修改主处理器中任何寄存器的内容，除了IP（指令计数器）外。若没有协处理器，或协处理器忽略ESCAPE指令，则主处理器将ESCAPE指令视同NOP指令。除了计算有效地址和读一个存储字外，主处理器不做任何假设协处理器要做的事。96协处理器响应ESCAPE指令 当8087遇到ESCAPE指令时，执行三类基

32、本操作：LOAD（存储器读），STORE（存储器写）和EXECUTE（执行8087内部一数学函数）。当主处理器执行一存储器读指令，以引起8087的读操作时，主机总是读8087存储器操作数的低位字，8087将保留读数的地址和读出的数据。此后，8087成为局部总线的主控制器，控制局部总线，并修改地址，读出随后的操作数字。当要引起8087的写指令时，8087将保留地址，但忽略读入的数据。然后它得到局部总线的控制权，执行连续的写出，在每次写后修改20位地址，直到写完为止。 97指令队列状态信号 QS1，QS0QS1，QS0提供队列操作状态，供外部器件跟踪8086内部指令队列。98中断中断所谓“中断”是

33、讲暂时打断处理器的工作，处理新的工作。当处理完新的工作后，返回被打断的工作，从被打断的地方，继续完成。它将处理器主动为外设服务模式，变为处理器被动为外设服务模式。大大提高了处理器工作效率。99中断响应过程 中断标志位IF=1 外部中断源通过INTR向CPU发出中断请求。 CPU在完成当前指令工作后，响应外部中断请求，进入中断响应周期 。 中断响应周期包括两个总线周期。在每个总线周期中，都从 端输出一个负脉冲，其宽度是从T2状态开始，持续到T4状态的开始。 NTAI100存储器空间 8086/88共有20条地址线，可直接寻址1M（1024K）字节存储空间。 用M/IO脚区别是存储器操作，还是外设

34、操作。 外设读、写只用16条地址线（A15 A0），I/O设备空间64K 。101存储空间组织 00000H 003FFH：中断矢量 0FFFF0H：初始化后，第一次读取数据地址。102存储空间组织 存储器空间又分：代码段（CS）、数据段（DS）、堆栈段（SS）和扩展数据段（ES）。 它们在存储器中的顺序可任意安排。 代码段：存储程序。 堆栈段：特殊的存储空间。 数据段和扩展数据段：存储原始数据、中间数据和结果数据。103存储器的分段和重叠 段起始地址和段内偏移地址 段可以部分重叠，或完全重叠。也可以完全不重叠。 每一段长度为64K104物理地址与逻辑地址 物理地址：计算机设计时所确定的地址。

35、 逻辑地址：程序设计时的相对地址，与物理地址没有确定的关系。但只要其中某一地址确定了物理地址，其它地址也随之完全确定。 之所以在编程时采用逻辑地址，是因为程序运行时的环境的不确定性。105逻辑地址和实际地址 采用段地址和段内偏移地址的好处，简化程序编译、管理等复杂度。 8086/8088系统中，每个存储单元在内存中的位置可以用实际地址来表示，也可以用逻辑地址来表示。实际地址也称为物理地址或是绝对地址（范围是00000H0FFFFFH），CPU对存储器进行读写操作时，使用的是实际地址，而在程序中采用的是逻辑地址。 逻辑地址由两部分组成：段基地址和段内偏移地址。106计算机存储器空间 8086/8

36、088有20根地址线，一般最多可配置1M字节存储器。 可根据实际使用要求，不一定非配置1M字节存储器。 也可以不连续。 启动地址为0FFFF0H，如何实现？10780286引脚定义 地址总线与数据总线不再复用108实模式和保护模式（INTEL系列CPU） 实模式：只允许寻址第一个1MB存储器空间。第一个1MB存储器空间称为实模式存储器。 保护模式：除了允许访问位于第一个1MB存储器，还允许访问地址在1MB以上的存储器。 在保护模式下可以用32位数取代16位数。32位的偏移地址允许微处理器访问长达4GB的段内的数据。 软件（向上）兼容。 Intel所有的微处理器在加电或复位后都默认以实模式开始工作。1098086/8088起动过程