Cortex系列M1、M2、M3、M4对比

1、Cortex-M系列针对成本和功耗敏感的 MCU 和终端应用（如智能测 量、人机接口设备、汽车和工业控制系统、大型家用电器、消费性产 品和医疗器械）的混合信号设备进行过优化。.比较Cortex-M处理器Cortex-M系列是适用于具有不同的成本、功耗和性能的一系列易于 使用的兼容嵌入式设备（如微控制器（MCU）的理想解决方案。每个 处理器都针对十分广泛的嵌入式应用范围提供最佳权衡取舍。“8/16应用位”“8/16位”应用“16/32应用位”“32 位/DSC”应用低成本和简单性低成本，最佳能效高性能，通用有效的数字信号控制2050M工作2050M工作频32100M工作80204M工作频频率频率

2、冯诺依曼结构冯诺依曼结构 哈佛结构哈佛结构关于Cor tex-M4与Cor tex-M3的区别，：M4不是用来取代M3的，它 只是多了浮点运算功能。如果你不需要浮点DSP, M3就足够了Cortex-M系列处理器都是二进制向上兼容的，这使得软件重用以及 从一个Cortex-M处理器无缝发展到另一个成为可能。Cortex-MOFPGALow Cost MCU High Performance MCUM Cortex-M 技术RISC处理寄内核Thumb-2” 技术高喊32位CPU具有确定性的运算 低延迟3阶段管道 16,32位指令的最佳混合 小于8位设备3倍的代码大小 对性能没有负面影响低功耗模

3、式亦妄矢量中断控制器(NVIC) 集成的睡眠状态支持 儒延迟、假抖动中断响应 多电源域 基于架构的软件控制 不需要汇编编程 以纯C语言编写的中断服务例程工具和RTOS支持 广泛的第三方工具支持 Cortex微控制器软件接口标位(CMSIS) 最大俄度地增加粱件成臬更相CoreSight调试和跟踪 JTAGeE 2针串行线调试(SW。)连接 支持多处理器 支持实时跟踪CMS ISARM Cortex微控制器软件接口标准(CMSIS)是 Cortex-M处理 器系列的与供应商无关的硬件抽象层。 使用CMS IS,可以为接口外 设、实时操作系统和中间件实现一致且简单的软件接口，从而简化软 件的重用、

4、缩短新微控制器开发人员的学习过程，并缩短新产品的上 市时间。深入：嵌套矢量中断控制器(NVIC)NVIC是Cortex-M处理器不可或缺的部分，它为处理器提供了卓越 的中断处理能力。Cortex-M处理器使用一个矢量表，其中包含要为特定中断处理程序 执行的函数的地址。接受中断时，处理器会从该矢量表中提取地址。为了减少门数并增强系统灵活性，Cortex-M处理器使用一个基于堆 栈的异常模型。出现异常时，系统会将关键通用寄存器推送到堆栈上。 完成入栈和指令提取后，将执行中断服务例程或故障处理程序，然后 自动还原寄存器以使中断的程序恢复正常执行。使用此方法，便无需 编写汇编器包装器了（而这是对基于C

5、语言的传统中断服务例程执 行堆栈操作所必需的），从而使得应用程序的开发变得非常容易。NVIC 支持中断嵌套（入栈），从而允许通过运用较高的优先级来较早地为 某个中断提供服务。在硬件中完成对中断的响应Cortex-M系列处理器的中断响应是从发出中断信号到执行中断服务 例程的周期数。它包括：检测中断背对背或迟到中断的最佳处理（参见下文）提取矢量地址将易损坏的寄存器入栈跳转到中断处理程序这些任务在硬件中执行，并且包含在为Cortex-M处理器报出的中断 响应周期时间中。在其他许多体系结构中，这些任务必须在软件的中 断处理程序中执行，从而引起延迟并使得过程十分复杂。NVIC中的尾链Hlgh«

6、 stIR01TrndittwialInterrupt HandlingK CydK Cy<l»*UK> Cyds回P|I RO?在背对背中断的情况下，传统系统会重复完整的状态保存和还原周期 两次，从而导致更高的延迟。Cortex-M处理器通过在NVIC硬件中 实现尾链技术简化了活动中断和挂起的中断之间的转换。处理器状态 会在比软件实现时间更少的周期内自动保存在中断条目上并在中断 退出时还原，从而显著提升低MHz系统的性能。NVIC对迟到的较高优先级中断的响应HlghMt.IROtIRQ?Trndition.alInterrupt HandlingI Push PushI

7、SR1 I POP I »SR2 | Pop% CydmMW 皿 Handlfcnr|P|如果在为上一个中断执行堆栈推送期间较高优先级的中断迟到，NVIC 会立即提取新的矢量地址来为挂起的中断提供服务，如上所示。Cortex-M NVIC对这些可能性提供具有确定性的响应并支持迟到和抢占。NVIC进行的堆栈弹出抢占2adMU叩（1 12 ycl«O Tall Chaining同样，如果异常到达，NVIC将放弃堆栈弹出并立即为新的中断提供 服务，如上所示。通过抢占并切换到第二个中断而不完成状态还原和 保存，NVIC以具有确定性的方式实现了缩短延迟。二、为什么选择1 为什么选择C

8、ortex-MO能耗最低的最小ARM处理器Cortex-MO的代码密度和能效优势意味着它是各种应用中8/16位 设备的自然高性价比换代产品，同时保留与功能丰富的Cortex-M3 处理器的工具和二进制向上兼容性。超低的能耗Cortex-MO处理器在不到12 K门的面积内能耗仅有85 口 W/MHz（毫瓦），所凭借的是作为低能耗技术的领导者和创建超低能耗设 备的主要推动者的无与伦比的ARM专门技术。简单指令只有56个，这样您便可以快速掌握整个Cortex-MO指令集（如 果需要）；但其C语言友好体系结构意味着这并不是必需的。可供 选择的具有完全确定性的指令和中断计时使得计算响应时间十分容 易。优

9、化的连接性设计为支持低能耗连接，如Bl uetooth Low Energy （BLE） > I EEE 和 Z-wave,特别是在这样的模拟设备中：这些模拟设备正在增加其数字 功能，以有效地预处理和传输数据。2、为什么选择Cortex-M3提供更高的性能和更丰富的功能于2004年引进、最近通过新技术进行了更新并更新了可配置性的 Cortex-M3,是专门针对微控制器应用开发的主流ARM处理器。性能和能效 具有高性能和低动态能耗，Cortex-M3处理器提供领先的功效：在 90nmG基础上为 DMIPS/mW。将集成的睡眠模式与可选的状态保留功 能相结合，Cortex-M3处理器确保对于

10、同时需要低能耗和出色性能的 应用不存在折衷。全功能该处理器执行Thumb9 -2指令集以获得最佳性能和代码大小，包括硬 件除法、单周期乘法和位字段操作。Cortex-M3 NVIC在设计时是高 度可配置的，最多可提供240个具有单独优先级、动态重设优先级 功能和集成系统时钟的系统中断。丰富的连接功能和性能的组合使基于Cortex-M3的设备可以有效处理多个I/O 通道和协议标准，如USB OTG (On-The-Go) o3、为什么选择Cortex-M4目标用用：专门面向电动机控制、汽车、电源管理、嵌入式音频和工 业自动化市场的新兴类别的灵活解决方案。曾获大奖的高能效数字信号控制Cortex-

11、M4提供了无可比拟的功能，以将32位控制与领先的数字信 号处理技术集成来满足需要很高能效级别的市场。易于使用的技术Cortex-M4通过一系列出色的软件工具和 Cortex微控制器软件接口标准（CMSIS）使信号处理算法开发变得十分容易。三、规范1、M0ARMCortexMO 功能Cortex-MO库系结构ARMvaM （冯尚淳）SA支持numb®/ Thumb 2 技木管道3阶段Dhrystone0 9 DMIPS/MHz卬断NMI + 1 51 32个物理中断中新延迟16个周期睡眠模苴集成的WFI和WFE指令睡眠和深度匪联信号随电源管理工具包提供的可选保密模式增强的指令单周期（3

12、232）乘法调试JTAG或里立绫遇其靖口ARM Cortex-MO处理器执行Thumb指令集，包括少量使用Thumb-2 技术的32位指令。这是ARM Cortex-M3和ARM Cortex-M4支持的 指令集的二进制向上可兼容子集。2、M3CortxM3功能体系结构ARMV7-M (哈佛)ISA支持IDU!PD?，.Tn 则殳2管道3阶段4分支预测Dhrystone1.25 DMIPS/MH乙内存保护带有子区域和后台区域的可选8区域MPU中断不可屏蔽的中断（NMI）十1至"240个物理中断中断延迟12个周期中斯间延迟6个周期中斯优先级8到256个优先级唤窿中断控制器最多240个唤

13、醒中断集成的WFI和WFE指令和“退出时睡眠”功能。睡眠模式睡眠和深度睡眠信号。随ARM电源管理工具包提供的可选保留模式位操作集成的指令和位段噜强的指令硬件除法（2-12个周期）和单周期（32X32）乘法。调试可选JTAG和串行线调试端口。最多8个断点和4个检测点。跟踪可选指令跟踪（ETM数据跟踪（DWT）和测量跟踪（ITM）Cortex-M3性能、功率和面积工艺TSMC180nm GTSMCSOnm G优化类型速度优化面积优化速度优化面积优化标准单元库ARM SC7ARM SC7ARM SC9ARM SC9性能（DMIPS总计）1257534075频率(MHz)1005027550功效(DM

14、IPS/mW)3.756.25待定12.5面积(mm2)0.370.250.0830.047内核面积、频率范围和功耗取决于工艺、库和优化。上面引用的数字 是使用通用TSMC工艺技术和ARM物理IP标准单元库和RAM的 合成核心的说明。面积数字包括CM3Core、嵌套向量中断控制器 (NVIC)和总线矩阵，但不包括可选组件(包括内存保护单元、嵌入 式跟踪宏单元、断点单元、数据检测点单元和跟踪端口接口单元)。速度优化的实现是指为了实现目标频率性能而做出的库选择、合成流 决策和折衷。面积优化的实现是指为了实现目标面积密度而做出的库 选择、合成流决策和折衷。3、M4CortoxM4功能体系结构ARMv

15、7E-M (Harvard)ISA支持Thumb®/T hu m Q二 2DSP扩展单周期1& 32位MAC单周期双16位MAC& 16位SIMD运售硬件除法（2-12个周期）浮点单元单精度浮点单元符合 IEEE 754管道3阶段十分支预测Dhrystone1.25DMIPS/MHZ内存保护带有子区域和后台区域的可选8区域MPU中断不可屏谢1的中断（NMI）+1到240个物埋中断中断延迟12个周期中断间延迟6个周期中断优先缓8到256个优先级唤醒中断控制器最多240个唤醒中断睡眠模式集成的WFI和WFE指令和“退出时睡眠”功能。睡眠和深度睡眠信号。随ARM电源管理工具

16、包提供的可选保留模式位操作集成的指令和位段调试可选JTAG和里红卷强笆端口。最多8个断点和4个检测点。跟踪可选指令跟跟,代工叫、数据跟踪（DWT）和测量跟踪（ITM）CorwxM4性能、功耗和面积工艺65nm低功耗工艺优化类型速度优化面积优化标准单元库ARM SC12ARM SC9性能（DMIPS总计）375185糠率(MHZ)300150功效(DMIPS/mW)2438面积(mm2)0.210.11FPU面积（如果包括）（mn?）0.080.06内核面积、频率范围和功耗取决于工艺、库和优化。上面引用的数字 是使用低功耗工艺技术和ARM物理IP标准单元库和RAM的合成 内核的说明。面积数字包括

17、中央内核（包括DSP扩展、嵌套矢量中 断控制器（NVIC）和总线矩阵），但不包括可选组件（包括内存保护 单元、嵌入式跟踪宏单元、断点单元、数据检测点单元和Trace Port I interface Unit。速度优化的实现是指为了实现目标频率性能而做出的库选择、合成流 决策和折衷。面积优化的实现是指为了实现目标面积密度而做出的库 选择、合成流决策和折衷。以下的一点为M4页面特有的介绍:系统IP系统IP组件对于在芯片上构建复杂的系统至关重要，通过利用系统 IP组件，开发人员可以显著缩短开发和验证周期，从而节省成本并 缩短产品的上市时间。说明AMBA总线系统IP组件AMBA设计工具包(ADK)A

18、HBADKAMBA DMA控制器AHBDMA控制器 , 物理IPARMg IP平台提供工艺优化的IP.以进行C0FtexW4处理器的同类最佳实现。斑鱼里如茎 arm标准单元库在多种不同的冲.系结构中可用,支持一个适用于所有设计类型的、十分泛的性能范围,设计展5人吕可以选择不同的库，并的寸波度、功耗和磁面积优化其设计 内存编逢器 一系列通过硅验证的SRAM.寄存器文件和ROM内存编忌器，适用于从性甫绕竟应用到成本勖感和低功率应和寄存器用的各种设计.为符合不断变化的系统体系结构和标准而设计的一系列硅验证挎口 IP。通用I/O、专用1.0s高读DDR和串 行按匚已经过优化，可通过较少的引脚放提供较高的放据吞吐量注注：以上内容摘自目前部分主流厂家的产品介绍:德州仪器：1、LM3Sxxxx 系列(M3)2、LM4Fxxxx 系列(M4)意法半导体:1、 STM32FOxx系列(MO48MHZ)2、STM32 Lxxx 系列(M3 32MHZ)3、STM32 F1xx 系列(M3 72MHZ)4、STM32 F2xx 系列(M3 120MHZ)5、STM32 F4xx 系列(M4 168MHZ)NXP:1、 LPC11xxLPC12xx 系