数字逻辑第2章 ——组合逻辑电路

1、第第2章章 组合逻辑组合逻辑电路电路广东工业大学计算机学院广东工业大学计算机学院目录目录2.1 概概 述述2.2 组合逻辑电路的分析组合逻辑电路的分析2.3 常用的组合逻辑电路常用的组合逻辑电路2.4 组合逻辑电路的设计组合逻辑电路的设计2.5 组合逻辑电路的时序分析组合逻辑电路的时序分析1. 组合电路的特点组合电路的特点(1) 逻辑功能特点逻辑功能特点 电路在任何时刻的输出状态只电路在任何时刻的输出状态只取决于该时刻的输入状态，而与取决于该时刻的输入状态，而与原来的状态无关。原来的状态无关。(2) 电路结构特点电路结构特点 输出、输入之间输出、输入之间没有反馈延迟没有反馈延迟电路电路 不包含

2、记忆性元件不包含记忆性元件( (触发器触发器) )，仅由，仅由门电路门电路构成构成I0I1In-1Y0Y1Ym-1组合逻辑组合逻辑电路电路),(),(),(110111101111000nmmnnIIIFYIIIFYIIIFY2组合电路逻辑功能的表示方法组合电路逻辑功能的表示方法 (1) 逻辑表达式逻辑表达式运算及变换方便，容易转换成真值表或卡诺图，可运算及变换方便，容易转换成真值表或卡诺图，可直接画出电路的逻辑图。直接画出电路的逻辑图。 (2) 真值表真值表直观反映出逻辑关系，可转换成卡诺图及逻辑表达直观反映出逻辑关系，可转换成卡诺图及逻辑表达式。但输入信号多时非常繁琐。式。但输入信号多时非

3、常繁琐。(3) 卡诺图卡诺图用于逻辑函数化简。输入信号大于用于逻辑函数化简。输入信号大于6时不能使用。时不能使用。(4) 逻辑图逻辑图接近实际电路，与逻辑表达式之间可以相互转换。接近实际电路，与逻辑表达式之间可以相互转换。 无法进行公式化简、变换。无法进行公式化简、变换。2.2 组合逻辑电路的分析组合逻辑电路的分析2.2.1 组合逻辑电路的分析方法组合逻辑电路的分析方法2.2.2 组合逻辑电路的分析举例组合逻辑电路的分析举例2.2.1 组合逻辑电路的分析方法组合逻辑电路的分析方法1分析的目的分析的目的(1) 确定电路的功能。确定电路的功能。(2) 在设计完成后，确定功能是否能够满足设计要在设计

4、完成后，确定功能是否能够满足设计要求。求。(3) 变换逻辑表达式，以便用不同的电路实现同一变换逻辑表达式，以便用不同的电路实现同一逻辑功能要求，或者简化电路。逻辑功能要求，或者简化电路。(4) 把表达式转换成标准形式，以便用中、大规模把表达式转换成标准形式，以便用中、大规模集成电路实现。集成电路实现。(5) 获得表示其功能的逻辑描述。获得表示其功能的逻辑描述。2.2.1 组合逻辑电路的分析方法组合逻辑电路的分析方法2分析方法分析方法(1) 根据电路逻辑图，写出逻辑表达式。根据电路逻辑图，写出逻辑表达式。(2) 进行表达式的变换及化简。进行表达式的变换及化简。(3) 根据表达式列出真值表。根据表

5、达式列出真值表。(4) 对给定电路的功能进行逻辑描述。对给定电路的功能进行逻辑描述。逻辑图逻辑图逻辑表达式逻辑表达式化简化简真值表真值表说明功能说明功能2.2.2 组合逻辑电路的分析举例组合逻辑电路的分析举例【例例2-1】 分析电路，说明其功能。分析电路，说明其功能。(1) 写逻辑表达式。写逻辑表达式。(2) 变换并化简表达式。变换并化简表达式。ABBABAYBBBABAAABABBAA)()(ABBABABABA(3) 列出真值表。列出真值表。ABY000011101110(4) 电路功能逻辑描述。电路功能逻辑描述。由真值表可知，该电路实现了由真值表可知，该电路实现了“异或异或”逻辑功能。逻

6、辑功能。BABAY2.2.2 组合逻辑电路的分析举例组合逻辑电路的分析举例【例例2-2】分析电路，说明其功能。分析电路，说明其功能。(1) 写逻辑表达式。写逻辑表达式。(2) 化简表达式。化简表达式。CAPBAP2121PPYCABAABCCBACABA)(ACCAABBAABACCAABACBACABA(3) 列出真值表。列出真值表。(4) 电路功能逻辑描述。电路功能逻辑描述。当当3个输入信号一致时，个输入信号一致时，输出输出1；当当3个输入信号不完全一个输入信号不完全一致时，输出致时，输出0。ABCY000001010011100101110111“符合符合”电路电路10000001ABC

7、CBAY2.3 常用的组合逻辑电路常用的组合逻辑电路2.3.1 编码器编码器2.3.2 译码器译码器2.3.3 数据选择器数据选择器2.3.4 数值比较器数值比较器2.3.5 加法器加法器2.3.6 乘法器乘法器2.3.1 编码器编码器本小节介绍：本小节介绍： 1编码原理编码原理2二进制普通编码器二进制普通编码器3二二十进制普通编码器十进制普通编码器4优先编码器优先编码器5编码器集成电路编码器集成电路2.3.1 编码器编码器1编码原理编码原理编码：用文字、符编码：用文字、符号或数字表示特定号或数字表示特定对象的过程。对象的过程。编码器：实现编码编码器：实现编码操作的电路。操作的电路。通常情况下

8、，通常情况下，n 和和m 之间的关系应满足：之间的关系应满足：2n-1m2n设计编码器的关键在于编码规则，编码规则不同，设计编码器的关键在于编码规则，编码规则不同，设计的结果也不同。设计的结果也不同。2.3.1 编码器编码器2二进制普通编码器二进制普通编码器二进制编码器：用二进制编码器：用n位二进制代码对位二进制代码对 m=2n 个信号个信号进行编码的电路。进行编码的电路。普通编码器的输入信号为一组互相排斥的输入信普通编码器的输入信号为一组互相排斥的输入信号。号。互相排斥：指在任何时刻，不允许两个或两个以互相排斥：指在任何时刻，不允许两个或两个以上的输入信号同时出现。上的输入信号同时出现。 3

9、 位二进制编码器位二进制编码器(8 线线- 3 线线)编码表编码表函函数数式式Y2 = I4 + I5 + I6 + I7Y1 = I2 + I3+ I6 + I7Y0 = I1 + I3+ I5 + I7输输入入输输出出输输 入入输输 出出0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1Y2 Y1 Y0I0I1I2I3I4I5I6I73 位位二进制二进制编码器编码器I0I1I6I7Y2Y1Y0I2I4I5I32二进制普通编码器二进制普通编码器函函数数式式Y2 = I4 + I5 + I6 + I7Y1 = I2 + I3+ I6 + I7Y0 = I1 + I

10、3+ I5 + I7逻逻辑辑图图7654IIII7632IIII7531IIII2.3.1 编码器编码器3二二十进制普通编码器十进制普通编码器二二十进制编码器：用十进制编码器：用 4 位二进制代码对位二进制代码对 0 9 十个信十个信号进行编码的电路。号进行编码的电路。二二-十进制十进制编码器编码器I0I2I4I6I8I1I3I5I7I9Y0Y1Y2Y3 I0 I9 是一组互相是一组互相排斥的输入变量，任何排斥的输入变量，任何时刻只能有一个端输入时刻只能有一个端输入有效信号。有效信号。8421 BCD 编码器编码器编码表编码表输输入入输出输出Y3Y2Y1Y0I00000I10001I20010

11、I30011I40100I50101I60110I70111I81000I91001函函数数式式Y2 = I4 + I5 + I6 + I7Y1 = I2 + I3+ I6 + I7Y0 = I1 + I3+ I5 + I7 + I9 Y3 = I8 + I9函函数数式式Y2 = I4 + I5 + I6 + I7Y1 = I2 + I3+ I6 + I7Y0 = I1 + I3+ I5 + I7 + I9 Y3 = I8 + I9逻逻辑辑图图2.3.1 编码器编码器4优先编码器优先编码器优先编码器：允许多个信号同时输入，对输入信号优先编码器：允许多个信号同时输入，对输入信号无约束，但电路只对

12、优先级别最高的信号进行编无约束，但电路只对优先级别最高的信号进行编码，优先级别低的信号不起作用。码，优先级别低的信号不起作用。例：例：3位二进制优先编码器位二进制优先编码器输输入入输输出出3 位位二进制二进制编码器编码器I0I1I6I7Y2Y1Y0I2I4I5I3优先顺序：优先顺序：I7 I0编码表编码表函数式函数式3 位二进制优先编码器位二进制优先编码器45672IIIIY 245345671 IIIIIIIIY 12463465670 IIIIIIIIIIY 输输 入入输输 出出 I7 I6 I5 I4 I3 I2 I1 I0 Y2 Y1 Y0 1 1 1 1 0 1 1 1 0 0 0

13、1 1 0 1 0 0 0 1 1 0 0 0 0 0 0 1 0 1 1 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 0 1 0 0 04567IIII24534567IIIIIIII1246346567IIIIIIIIII45675676772IIIIIIIIIIY234567345676771IIIIIIIIIIIIIIY12345673456756770IIIIIIIIIIIIIIIIY函数式函数式45672IIIIY 245345671 IIIIIIIIY 12463465670 IIIIIIIIIIY 逻辑图逻辑图2.3.1

14、编码器编码器5编码器集成电路编码器集成电路常用的编码器集成电路有：常用的编码器集成电路有：8线线-3线优先编码器线优先编码器(74HC148)10线线-4线优先编码器线优先编码器(74HC147) 74HC1481) 集成集成8线线-3线优先编码器线优先编码器0I7I2A0AEIEO信号输入端信号输入端编码输出端编码输出端使能输入端使能输入端使能输出端使能输出端优先级标志输出端优先级标志输出端GS逻逻辑辑图图74HC148功能表功能表 EI=0时，编码器工作；时，编码器工作；=1时，编码器不工作，输出高电平。时，编码器不工作，输出高电平。0I7I2A0A输入信号低电平有效。输入信号低电平有效。

15、的输出为反码。的输出为反码。0I7I无有效信号输入时，无有效信号输入时，EO=0，否则，否则=1。GS=0时，表示有编码输出。时，表示有编码输出。2) 集成编码器的扩展集成编码器的扩展两片两片74HC14816线线-4线优先编码器线优先编码器2.3.2 译码器译码器本小节介绍：本小节介绍： 1译码器原理译码器原理2二进制译码器二进制译码器3数码显示译码器数码显示译码器4译码器集成电路译码器集成电路2.3.2 译码器译码器1译码器原理译码器原理译码是编码的逆过程。译码是编码的逆过程。译码器的功能是将代码译码器的功能是将代码输入后，在相应输出输入后，在相应输出端输出信号。端输出信号。一般情况下，输

16、入信号和输出信号数量的关系一般情况下，输入信号和输出信号数量的关系为为2n-1m2n译码器设计的关键也在于译码的规则。译码器设计的关键也在于译码的规则。2.3.2 译码器译码器2二进制译码器二进制译码器二进制译码器与二进制编码器的功能相反。二进制译码器与二进制编码器的功能相反。 输入输入 n 位二位二进制代码进制代码如：如： 2 线线 4 线译码器线译码器 3 线线 8 线译码器线译码器4 线线 16 线译码器线译码器I0Y0I1In-1Y1Ym-1二进制二进制译码器译码器输出输出 m 个个信号信号 m = 2n3位二进制译码器位二进制译码器 ( 3 线线 8 线线)真值表真值表函数式函数式I

17、0Y0I1I2Y1Y73 位位二进制二进制译码器译码器012I I I76543210Y Y Y Y Y Y Y Y1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10120IIIY 0121IIIY 0122IIIY 0123IIIY 0124IIIY 0125IIIY 0126IIIY 0127IIIY 01

18、20IIIY 0121IIIY 0122IIIY 0123IIIY 0124IIIY 0125IIIY 0126IIIY 0127IIIY 使用与非门使用与非门函函数数式式01240120IIIYIIIY01250121IIIYIIIY01260122IIIYIIIY01270123IIIYIIIY2.3.2 译码器译码器3数码显示译码器数码显示译码器数码显示译码器是指数码显示译码器是指直接用于直接用于驱动驱动数码显示器的译码器。数码显示器的译码器。每字段是一只每字段是一只发光二极管发光二极管数码显示器数码显示器aebcfgd共阴极共阴极abcdefgR+5 V 高电平高电平驱动驱动YaA3A

19、2A1A0+VCC显示显示译码器译码器共阴共阴YbYcYdYeYfYg00001111110000100100110000110110100110100010101100111100010011111001011001110110110011111111000011111111110011I3I2I1I0YaYbYcYdYeYfYg字形字形000000001100102001130100401015011060111710008100191 1 1 1 1 1 00 1 1 0 0 0 01 1 0 1 1 0 11 1 1 1 0 0 10 1 1 0 0 1 11 0 1 1 0 1 10

20、 0 1 1 1 1 11 1 1 0 0 0 01 1 1 1 1 1 11 1 1 0 0 1 1真值表真值表驱动驱动共阴极数码共阴极数码显示器显示器的显示译的显示译码器码器I3I2I1I0YaYbYcYdYeYfYg字形字形000000001100102001130100401015011060111710008100191 1 1 1 1 1 00 1 1 0 0 0 01 1 0 1 1 0 11 1 1 1 0 0 10 1 1 0 0 1 11 0 1 1 0 1 10 0 1 1 1 1 11 1 1 0 0 0 01 1 1 1 1 1 11 1 1 0 0 1 102020

21、13IIIIIIIYa02121230102123IIIIIIIYIIIIIIIYgf01201120201201012IIIIIIIIIYIIIYIIIIIYdcb0102IIIIYe函函数数式式0202013IIIIIIIYa02121230102123IIIIIIIYIIIIIIIYgf01201120201201012IIIIIIIIIYIIIYIIIIIYdcb0102IIIIYe函函数数式式逻逻辑辑图图共阳极共阳极abcdefgR+ 5 VYaA3A2A1A0+VCC+VCC显示显示译码器译码器共阳共阳YbYcYdYeYfYg0000000000100010010100111100

22、1001000110100010101100000110100110001001000100000 低电平低电平驱动驱动0111000111110000000000100100001002.3.2 译码器译码器4译码器集成电路译码器集成电路1) 集成集成3线线-8线译码器线译码器 引引脚脚图图逻逻辑辑图图功功能能表表号低电平为有效电平。译码器工作时，输出信否则，译码器不工作。时，译码器工作；且)2(, 0) 1 (211EEE32.3.2 译码器译码器4译码器集成电路译码器集成电路2) 集成译码器的扩展集成译码器的扩展两片两片74HC13874HC1384 4线线-16-16线译码器线译码器1

23、不工作不工作不工作不工作无无输输出出无无输输出出00工作工作有有输输出出1不工作不工作工作工作无无输输出出有有输输出出2.3.2 译码器译码器4译码器集成电路译码器集成电路3) 集成数码显示译码器集成数码显示译码器引脚图引脚图集成数码显示译码器集成数码显示译码器74HC451174HC4511，输出高电平，输出高电平有效，接共阴极数码显有效，接共阴极数码显示器。示器。逻逻辑辑图图功功能能表表LT是全亮测试控制端。是全亮测试控制端。 BI空白输入控制端。空白输入控制端。 LE 输入锁存使能端。输入锁存使能端。 2.3.3 数据选择器数据选择器本小节介绍：本小节介绍： 1数据选择器原理数据选择器原

24、理24选选1数据选择器数据选择器3数据选择器的设计规律数据选择器的设计规律4数据选择器集成电路数据选择器集成电路数数据据传传输输方方式式0110发送发送0110并行传送并行传送0110串行传送串行传送并并- -串转换：串转换：数据选择器数据选择器串串- -并转换：并转换：数据分配器数据分配器接收接收0110 在发送端和接收端不需要在发送端和接收端不需要数据数据 并并-串串 或或 串串-并并 转换装置，转换装置，但每位数据各占一条传输线，当但每位数据各占一条传输线，当传送数据位数增多时，成本较高，传送数据位数增多时，成本较高，且很难实现。且很难实现。2.3.3 数据选择器数据选择器1数据选择器原

25、理数据选择器原理数据选择器数据选择器(MUX)又称多路选择器或多路开关，是又称多路选择器或多路开关，是一种多路输入、单路输出的组合逻辑电路。一种多路输入、单路输出的组合逻辑电路。D0、D1数据输入端数据输入端S0、S1选择控制端选择控制端Y 数据输出端数据输出端S0Y4选选1数据选择器数据选择器D0D3D1D2S12.3.3 数据选择器数据选择器24选选1数据选择器数据选择器4选选1数据选择器有数据选择器有4路数据输入信号、路数据输入信号、1路输出信号，路输出信号，2位选择控制信号。位选择控制信号。输输入入数数据据输输出出数数据据选择控制信号选择控制信号0 0 0 1 1 0 1 1 D0D1

26、D2D3原理原理逻辑符号逻辑符号真值表真值表00000101010101011010010111110101数据输入数据输入选择控制信号选择控制信号输出输出D0D1D2D3S1S0Y函数式函数式013012011010SSDSSDSSDSSDY函数式函数式013012011010SSDSSDSSDSSDY逻辑图逻辑图2.3.3 数据选择器数据选择器3数据选择器的设计规律数据选择器的设计规律 4选选1数据选择器逻辑函数表达式数据选择器逻辑函数表达式33221100013012011010mDmDmDmDSSDSSDSSDSSDY 2选选1数据选择器逻辑函数表达式数据选择器逻辑函数表达式11000

27、100mDmDSDSDY 8选选1数据选择器逻辑函数表达式数据选择器逻辑函数表达式776655443322110001270126012501240123012201210120mDmDmDmDmDmDmDmDSSSDSSSDSSSDSSSDSSSDSSSDSSSDSSSDY 2n选选1数据选择器逻辑函数表达式可归纳为数据选择器逻辑函数表达式可归纳为120niiimDY2.3.3 数据选择器数据选择器4数据选择器集成电路数据选择器集成电路集成的数据选择器有：集成的数据选择器有：双双4选选1数据选择器数据选择器(74153)8选选1数据选择器数据选择器(74151)1) 集成集成4选选1数据选择

28、器数据选择器74HC153引脚图引脚图逻辑图逻辑图功能表功能表0E1E时，数据选择器工作。时，数据选择器工作。时，数据选择器不工作，输出端时，数据选择器不工作，输出端 Y 输出输出 0 信号。信号。2.3.3 数据选择器数据选择器4数据选择器集成电路数据选择器集成电路2) 集成数据选择器的扩展集成数据选择器的扩展1片片74HC153（两个（两个4选选1）8选选1的数据选择器的数据选择器 连连线线图图S2=0时，第时，第1个个4选选1数据选择器工作，数据选择器工作，输出端输出端1Y输出输出I0I3中的信号。中的信号。S2=1时，第时，第2个个4选选1数据选择器工作，数据选择器工作，输出端输出端2

29、Y输出输出I4I7中的信号中的信号 2.3.4 数值比较器数值比较器本小节介绍：本小节介绍： 1数值比较器原理数值比较器原理21位二进制数值比较器位二进制数值比较器3多位二进制数值比较器多位二进制数值比较器4数值比较器集成电路数值比较器集成电路2.3.4 数值比较器数值比较器1数值比较器原理数值比较器原理数值比较器是用于比较两个数的数值大小的逻辑元数值比较器是用于比较两个数的数值大小的逻辑元器件。器件。A A大于大于B B时，时，G=1;G=1;A A小于小于B B时，时，S=1;S=1;A A等于等于B B时，时，E=1E=1。2.3.4 数值比较器数值比较器21位二进制数值比较器位二进制数

30、值比较器有两个输入信号有两个输入信号A、B，三个输出信号，三个输出信号G、E、S分分别代表大于、等于、小于的比较结果。别代表大于、等于、小于的比较结果。输入输入输出输出ABGES00010010011010011010真值表真值表函数式函数式BAG BAABBAEBAS EGS或逻逻辑辑图图2.3.4 数值比较器数值比较器3多位二进制数值比较器多位二进制数值比较器1) 多位无符号二进制数比较器多位无符号二进制数比较器比较的方法：从高位向低位逐位依次进行比较，比较的方法：从高位向低位逐位依次进行比较，当被比较的两个高位数字不等时，即可得到比较当被比较的两个高位数字不等时，即可得到比较结果；当两个

31、高位的数字相同时，才比较较低位结果；当两个高位的数字相同时，才比较较低位的数字。的数字。 例：例：4位无符号二进制数比较器。位无符号二进制数比较器。输入信号：输入信号：A数数(A3A2A1A0)、B数数(B3B2B1B0)输出信号：输出信号：G、E、S 真值表真值表输输 入入输输 出出A3 B3A2 B2A1 B1A0 B0GESA3B3 100A3=B3A2B2 100A3=B3A2=B2A1B1 100A3=B3A2=B2A1=B1A0B0100A3=B3A2=B2A1=B1A0B0010A3B3 001A3=B3A2B2 001A3=B3A2=B2A1B1 001A3=B3A2=B2A1

32、=B1A0B00010123123233GEEEGEEGEGG0123EEEEE 0123123233SEEESEESESSiiiiiiiiiiiiiBASBABABAEBAG由于由于001122331122332233330123123233001122330123001122331122332233330123123233BABABABABABABABABABASEEESEESESSBABABABAEEEEEBABABABABABABABABABAGEEEGEEGEGG则则EGS或逻辑图逻辑图2.3.4 数值比较器数值比较器3多位二进制数值比较器多位二进制数值比较器2) 多位有符号二进制数

33、值比较器多位有符号二进制数值比较器有符号二进制数一般采用补码的形式进行编码。有符号二进制数一般采用补码的形式进行编码。首先比较最高位首先比较最高位(即符号位即符号位)，符号位不同时，符，符号位不同时，符号位为号位为“0”的那个数大；的那个数大；符号位相同时，由高位到低位进行逐个比较。符号位相同时，由高位到低位进行逐个比较。正数，数值位所对应的二进制数较大的那个数大；正数，数值位所对应的二进制数较大的那个数大；负数，也是数值位所对应的二进制数较大的那个数大。负数，也是数值位所对应的二进制数较大的那个数大。请读者自己分析该比较器结构。请读者自己分析该比较器结构。 2.3.4 数值比较器数值比较器4

34、数值比较器集成电路数值比较器集成电路1) 集成集成4位数值比较器（位数值比较器（74HC85 ）引脚图引脚图A3A0、B3B0：比较数值输入：比较数值输入IAB：级联输入：级联输入 QAB：比较结果输出：比较结果输出 逻逻辑辑图图功能表功能表(1) 当当A数数(A3A2A1A0)和和B数数(B3B2B1B0)不相等时，比较器按两数不相等时，比较器按两数的比较结果输出的比较结果输出AB或或AB的信息。的信息。(2) 当当A数和数和B数相等时，由级联输入信号数相等时，由级联输入信号IAB决决定数值比较器的输出结果。定数值比较器的输出结果。2.3.4 数值比较器数值比较器4数值比较器集成电路数值比较

35、器集成电路2) 集成数值比较器的扩展集成数值比较器的扩展(1) 当当A7A4与与B7B4不等不等时，由时，由74HC85(2) 决定输出决定输出信号的值。信号的值。(2) 当当A7A4与与B7B4相等相等时，由时，由74HC85(2)的的IAB、IA=B、IAB决定输出信号的决定输出信号的值，即由值，即由A3A0与与B3B0的比的比较结果决定输出信号的值。较结果决定输出信号的值。2.3.5 加法器加法器本小节介绍：本小节介绍：1加法器原理加法器原理21位二进制加法器位二进制加法器3多位二进制进位加法器多位二进制进位加法器4加法器集成电路加法器集成电路2.3.5 加法器加法器1加法器原理加法器原

36、理加法器是进行算数加法运算的逻辑元器件，其功能加法器是进行算数加法运算的逻辑元器件，其功能是实现两个二进制数的加法操作。是实现两个二进制数的加法操作。2.3.5 加法器加法器21位二进制加法器位二进制加法器两个两个1位二进制数的加法运算有两种情况：位二进制数的加法运算有两种情况：一种只考虑两个加数本身，而不考虑由低位来的进位，一种只考虑两个加数本身，而不考虑由低位来的进位，这种加法运算称为半加运算。实现半加运算的逻辑电这种加法运算称为半加运算。实现半加运算的逻辑电路路半加器半加器。另一种除了考虑两个加数外，还考虑由低位来的进位，另一种除了考虑两个加数外，还考虑由低位来的进位，这种加法运算称为全

37、加运算。实现全加运算的逻辑电这种加法运算称为全加运算。实现全加运算的逻辑电路路全加器全加器2.3.5 加法器加法器21位二进制加法器位二进制加法器1) 半加器半加器B AoutC S0 00 11 01 10 01 01 00 1BABASABCout真真值值表表函函数数式式BA A +B = S (和和) Cout (进位进位)逻逻辑辑图图逻逻辑辑符符号号2.3.5 加法器加法器2) 全加器全加器 A + B + Cin ( 低位进位低位进位 ) = S ( 和和 ) Cout ( 向高位进位向高位进位 )真值表真值表函数式函数式输输 入入输输 出出ABCinSCout00000101001

38、11001011101110 01 01 00 11 00 10 11 1ininininABCCBACBACBASininoutBCACABC)()(ininininBCC BACBCBA函数式函数式ininininABCCBACBACBASininoutBCACABC)()(ininCBACBAinCBA逻逻辑辑图图逻辑符号逻辑符号2.3.5 加法器加法器3多位二进制进位加法器多位二进制进位加法器1) 串行串行(行波行波)进位加法器进位加法器优点：电路简单、连接方便。优点：电路简单、连接方便。缺点：必须等到低位相加完成，形成进位后才能进行高缺点：必须等到低位相加完成，形成进位后才能进行高位

39、相加，因而运算速度较慢。完成位相加，因而运算速度较慢。完成 n 位二进制数加法运位二进制数加法运算需要算需要ntpd时间。时间。tpd1个全加器的传输延迟时间个全加器的传输延迟时间2.3.5 加法器加法器2) 超前进位加法器超前进位加法器超前进位，指来自超前进位，指来自低位的进位信号直低位的进位信号直接通过逻辑电路获接通过逻辑电路获得，这样可以大大得，这样可以大大提高运算速度。提高运算速度。4 4位超前进位加法器的逻辑函数位超前进位加法器的逻辑函数 1iiiiCBAS11iiiiiiiCBCABAC11)()(iiiiiiiiiiCBAACBBABA CBACBABAiiiiiiii111)(

40、iiiiiCBABA由于由于 定义生成函数定义生成函数Gi = AiBi，传送函数，传送函数iiiBAP则则 1iiiCPS1iiiiCPGC1iiiCPS1iiiiCPGC由由inCPGCPGC001000ininoutCPPPPGPPPGPPGPGCPPPGPPGPGPGCPGCC01230123123233012012122332333)(得得inCPCPS0100ininCPPGPGCPGPGCPGC0101100110111)(ininCPPPGPPGPGCPPGPGPGCPGC01201212201011221222)(超前进位逻辑超前进位逻辑S S表达式的变换表达式的变换)CPP

41、PGPPGP(GPCPSin0120121223233)CP(GPCPSin001011)CPPGP(GPCPSin010112122超前进位加法器超前进位加法器的逻辑的逻辑2.3.5 加法器加法器3) 有符号二进制数加法器有符号二进制数加法器前面介绍的加法器，可实现无符号数的加法运算，前面介绍的加法器，可实现无符号数的加法运算，以原码进行运算，进位作为运算结果的最高位。以原码进行运算，进位作为运算结果的最高位。有符号数的加法以补码进行运算，由于补码可以有符号数的加法以补码进行运算，由于补码可以将减法转换为加法，所以利用补码可以统一加减将减法转换为加法，所以利用补码可以统一加减法运算。法运算。

42、 2.3.5 加法器加法器分析：分析：n位有符号数的加法运算位有符号数的加法运算设加数设加数A=An-1A1A0 (An-1为符号位为符号位)B=Bn-1B1B0 (Bn-1为符号位为符号位)和和S=Sn-1S1S0 (Sn-1为符号位为符号位)情况情况1：A和和B异号，求和结果异号，求和结果S的值一定正确的值一定正确例：例： 1101A=-3+0110B=+61 0011S=3情况情况2：A和和B同号，求和结果同号，求和结果S的值可能正确，也的值可能正确，也可能不正确。可能不正确。 例：例：1110A=-2+1101B=-31 1011S=-51010A=-6+1001B=-71 0011S

43、=3结果正确结果正确结果不正确结果不正确原因：原因：n位二进制补码数的数值范围是位二进制补码数的数值范围是-2n-12n-1-1，当和当和S的值超出此范围时的值超出此范围时(即溢出即溢出)，结果一定不正确。，结果一定不正确。如何判断是否有溢出呢？如何判断是否有溢出呢？令令Cn-2表示符号位低一位向符号位的进位，表示符号位低一位向符号位的进位，Cn-1表示符号位向符号位高一位的进位。表示符号位向符号位高一位的进位。溢出标志溢出标志OF定义为：定义为：OF=Cn-2 Cn-1。如果：如果： Cn-2 Cn-1=(00)或或(11)，OF = 0，表示无溢出；，表示无溢出； Cn-2 Cn-1=(0

44、1)或或(10)，OF = 1，表示有溢出。，表示有溢出。v对溢出的处理方法：对溢出的处理方法：当产生溢出时，如果和的位数可以扩展，即扩大当产生溢出时，如果和的位数可以扩展，即扩大了和的数值范围，则结果是正确的。了和的数值范围，则结果是正确的。逻逻辑辑图图1010+1001=1 0011 即即 - 6 - 7 = -13101010010011101111000101000111001100+0101=0 0001 即即 - 4 + 5 = 1对溢出的处理方法：对溢出的处理方法：如果和的位数不能扩展，运算结果一定是不正确的。如果和的位数不能扩展，运算结果一定是不正确的。常用的处理方法有：常用的

45、处理方法有： 饱和法：计算结果在最大值饱和法：计算结果在最大值(2n-1-1)或最小值或最小值(-2n-1) 逻逻辑辑图图10101001001110111000101000111010000001- 4 + 5 = 1-6-7=-8对溢出的处理方法：对溢出的处理方法： 移位法：以进位位作为结果的最高位，然后右移一移位法：以进位位作为结果的最高位，然后右移一位作为加法的结果。位作为加法的结果。逻逻辑辑图图10101001001110111000101000111010010001- 4 + 5 = 1-6-7=-72.3.5 加法器加法器4加法器集成电路加法器集成电路1) 集成的集成的4位加法

46、器：位加法器：74HC83、74HC283，4位二进制超前进位加位二进制超前进位加法器。法器。 引脚图引脚图逻辑图逻辑图功能举例功能举例输输 入入输输 出出CINA3A2A1A0B3B2B1B0COUTS3S2S1S0例例1LHLHLHLLHHLLHH例例2HLHHHHHLLHLHLL注：注： H高电平；高电平；L低电平。低电平。 例例1实现的运算：实现的运算：0+1010+1001=1 0011，相当于十进制数相当于十进制数 0+10+9=19。 例例2实现的运算：实现的运算：1+0111+1100=1 0100，相当于十进制数相当于十进制数 1+7+12=20。2.3.5 加法器加法器4加

47、法器集成电路加法器集成电路2) 集成加法器的扩展集成加法器的扩展2片片74HC2838位加法器位加法器 2.3.6 乘法器乘法器本小节介绍：本小节介绍：1乘法器原理乘法器原理2乘法器的实现乘法器的实现2.3.6 乘法器乘法器1乘法器原理乘法器原理无符号二进制数的乘法和十进制数的乘法相似。无符号二进制数的乘法和十进制数的乘法相似。乘法原理乘法原理部分积的实现部分积的实现2.3.6 乘法器乘法器2乘法器的实现乘法器的实现2.4 组合逻辑电路的设计组合逻辑电路的设计2.4.1 组合逻辑电路的设计方法组合逻辑电路的设计方法2.4.2 组合逻辑电路的设计举例组合逻辑电路的设计举例2.4.3 利用已有组合

48、集成电路实现其他组合利用已有组合集成电路实现其他组合逻辑函数逻辑函数2.4.1 组合逻辑电路的设计方法组合逻辑电路的设计方法v设计步骤：设计步骤：(1) 分析设计要求，将文字描述的设计要求抽象成分析设计要求，将文字描述的设计要求抽象成输出变量与输入变量的逻辑关系，列出功能表。输出变量与输入变量的逻辑关系，列出功能表。(2) 列真值表。首先定义变量名称，对各输入、输列真值表。首先定义变量名称，对各输入、输出信号的状态进行赋值，列真值表。出信号的状态进行赋值，列真值表。(3) 写出逻辑表达式并进行化简。写出逻辑表达式并进行化简。 (4) 根据所选择的门电路的类型，变换最简表达式，根据所选择的门电路

49、的类型，变换最简表达式，以便用所选择的门电路实现。以便用所选择的门电路实现。(5) 根据逻辑表达式画出逻辑电路图。根据逻辑表达式画出逻辑电路图。2.4.2 组合逻辑电路的设计举例组合逻辑电路的设计举例【例例2-3】 设计一举重比设计一举重比赛的裁判表决电路。赛的裁判表决电路。（1）分析设计要求。）分析设计要求。三名裁判的判定信号作为三名裁判的判定信号作为输入信号，最终判定结果输入信号，最终判定结果作为输出信号。作为输出信号。根据规则，列出功能表。根据规则，列出功能表。裁判裁判1裁判裁判2裁判裁判3最终最终失败失败成功成功(2) 列真值表。列真值表。设定变量：设定变量：输入输入A、B、C 代表裁

50、判代表裁判1、裁、裁判判2、裁判、裁判3；输出输出Y 代表最终结果。代表最终结果。状态赋值：状态赋值：A、B、C：0 失败失败1 成功成功Y：0 失败失败1 成功成功 ABCY00000101001110010111011100010111(3) 化简逻辑函数。化简逻辑函数。ABCY00000010010001111000101111011111ACBCABY真真值值表表卡诺图卡诺图最简与或式最简与或式(4) 变换表达式。变换表达式。 ACBCABYACBCABACBCAB(5) 画逻辑图。画逻辑图。 2.4.2 组合逻辑电路的设计举例组合逻辑电路的设计举例【例例2-4】 设计一个道设计一个道

51、路交通信号灯故障检路交通信号灯故障检测电路。测电路。(1) 分析设计要求。分析设计要求。当三盏灯全灭或两盏当三盏灯全灭或两盏及两盏以上灯亮时，及两盏以上灯亮时，应产生故障报警。应产生故障报警。 红灯红灯黄灯黄灯绿灯绿灯是否是否报警报警灭灭灭灭灭灭灭灭灭灭亮亮灭灭亮亮灭灭灭灭亮亮亮亮亮亮灭灭灭灭亮亮灭灭亮亮亮亮亮亮灭灭亮亮亮亮亮亮是是否否否否是是否否是是是是是是(2) 列真值表。列真值表。设定变量：设定变量：R(red)红灯红灯Y(yellow)黄灯黄灯G(green)绿灯绿灯Z报警信号报警信号状态赋值：状态赋值：R、Y、G ：0 灯灭灯灭 1 灯亮灯亮Z：0 不报警不报警1 报警报警 RYGZ

52、00000101001110010111011110010111(3) 化简逻辑函数。化简逻辑函数。真真值值表表卡诺图卡诺图最简与或式最简与或式RYGZ00010010010001111000101111011111YGRGRYGYRZ(4) 变换表达式。变换表达式。 (5) 画逻辑图。画逻辑图。 YGRGRYGYRZYGRGRYGYR2.4.2 组合逻辑电路的设计举例组合逻辑电路的设计举例【例例2-5】 设计一个设计一个4位的原码位的原码-补码转换器。补码转换器。(1) 分析设计要求。分析设计要求。 有有4位输入（原码）、位输入（原码）、4位输出（补码）位输出（补码）(2) 列真值表。列真值

53、表。设定变量：设定变量：4位原码输入为位原码输入为A(A3A2A1A0)4位补码输出为位补码输出为Y(Y3Y2Y1Y0)， 输输 入入输输 出出十进十进制数制数A3A2A1A0Y3Y2Y1Y000000000000010001100100010200110011301000100401010101501100110601110111710000000-010011111-110101110-210111101-311001100-411011011-511101010-611111001-7(3) 化简逻辑函数。化简逻辑函数。 0313233AAAAAAY023123012232AAAAAAA

54、AAAAY01301131AAAAAAAY00AY (4) 画逻辑图。画逻辑图。 2.4.3 利用已有组合集成电路实现利用已有组合集成电路实现其他组合逻辑函数其他组合逻辑函数1使用译码器实现组合逻辑电路使用译码器实现组合逻辑电路原理：原理：二进制译码器又叫变量译码器或最小项译二进制译码器又叫变量译码器或最小项译码器码器,它的它的输出端提供了其输入变量的全部最小项输出端提供了其输入变量的全部最小项。任何一个函数都可以写成最小项之和的形式。任何一个函数都可以写成最小项之和的形式。0127AAAY 0120AAAY 0121AAAY 0m 1m 7m 【例例2-6】 利用译码器实现例利用译码器实现例

55、2-4中的组合逻辑中的组合逻辑函数。函数。YGRGRYGYRZ(1) 选择集成二进制译码器：由于有选择集成二进制译码器：由于有三个输入变量，三个输入变量，因而因而选选 3 线线 8 线译码器线译码器 74HC138(2) 写函数的标准与或式写函数的标准与或式G Y RYGRGRYZGYRRRYGYYRGGGRY)()()(GYRYGRGYRGRYRYG(3) 确认变量和输入关系确认变量和输入关系若将若将R、Y、G分别接到译码器的分别接到译码器的A2、A1、A0端，端，即即A2=R，A1=Y，A0=G，则，则GYRYGRGYRGRYRYGZ012012012012012AAAAAAAAAAAAA

56、AA012012012012012AAAAAAAAAAAAAAA012012012012012AAAAAAAAAAAAAAA03567YYYYY(4) 画连线图画连线图由由 A2=R，A1=Y，A0=G及及03567YYYYYZ 得得2.4.3 利用已有组合集成电路实现利用已有组合集成电路实现其他组合逻辑函数其他组合逻辑函数2使用数据选择器实现组合逻辑电路使用数据选择器实现组合逻辑电路原理：原理：数据选择器的输出函数包含了选择控制端数据选择器的输出函数包含了选择控制端(S1、S0)的所有最小项。的所有最小项。例，例，4选选1数据选择器数据选择器(74HC153)，输出函数，输出函数013012

57、011010SSISSISSISSIY选择数据选择器时，待实现组合逻辑函数的输入变选择数据选择器时，待实现组合逻辑函数的输入变量个数量个数n与数据选择器选择控制端的个数与数据选择器选择控制端的个数 i 之间的之间的关系：关系：n=i+1【例例2-7】 利用数据选择器实现例利用数据选择器实现例2-4中的组合中的组合逻辑函数。逻辑函数。YGRGRYGYRZ(1) 选择数据选择器：由于输入变量个数选择数据选择器：由于输入变量个数n=3，则数，则数据选择器选择控制端的个数据选择器选择控制端的个数 i 的值为：的值为：i=n-1 = 3 1 = 2因而选择因而选择4选选1数据选择器数据选择器74HC153。(2) 写出函数的写出函数的标准与或式标准与或式YGRGRYGYRZGYRYGRGYRGRYRYG写出选择