计算机组成原理简答与应用

1、简答与应用1何谓中断？中断是由外围设备或其他非预期的急需处理的事件引起的，CPU暂时中断正在执行的程序，转至另一服务程序去处理这一事件，待事件处理完毕后返回原程序继续执行。2.（不算CPU中的寄存器级）存储系统一般由哪三级组成？请分别简述各层存储器的作用（存放什么内容）及对速度、容量的要求。主存：存放需要CPU运行的程序和数据，速度较快，容量较大；Cache：存放当前访问频繁的内容，即主存某些页的内容复制。速度最快，容量较小；外存：存放需联机保存但暂不执行的程序和数据。容量很大而速度较慢。3.什么是微程序控制器：将执行指令所需要的微命令以代码形式编成微指令序列（微程序），存入一个控制存储器，需

2、要时从该存储器中读取。按这种方式工作的控制器称为微程序控制器。4.当读取并执行一条指令时，控制器的主要功能是什么？A从主存取指令，并计算下一条指令在主存中的地址；B对指令进行译码，产生相应的操作控制信号；C控制指令执行的步骤和数据流动的方向。5.简述微程序控制器的工作原理微程序控制器组成中的核心部件是控制存储器(CM)，由ROM实现，用于存储按一定规则组织好的全部控制信号。 微程序控制器的工作原理：是依据读来的机器指令的操作码找到与之对应的一段微程序的入口地址，并按由指令具体功能所确定的次序，逐条从控制存储器中读出微指令，以“驱动”计算机各功能部件正确运行。6.什么是机器字长、指令字长和存储字

3、长？机器字长：CPU一次能处理数据的位数。指令字长：机器指令的位数。存储字长：每个存储单元存储的位数。7微程序控制器怎么产生操作控制信号？操作控制信号的产生：事先把操作控制信号以代码形式构成微指令，然后存放到控制存储器中，取出微指令时，其代码直接或译码产生操作控制信号。8、微程序控制器如何产生微命令？微指令、微程序与机器指令之间的对应关系如何？A 微程序控制器是从控制存储器中读取微指令，从而产生微命令。B 一条微指令包含的微命令控制实现一步（一个时钟周期）操作，若干条微指令组成的一段微程序解释执行一条机器指令，整个微程序实现指令系统功能。9.请举例说明总线为什么需要三态？答：总线上往往连接有多

4、个总线主设备，每一个时刻只能有一个总线主设备占用总线，其他总线主设备输出的地址、数据、控制信号必须处于高阻状态，这样系统才能正常工作。反之，如果信号只有两种状态，连在总线上的不同总线主输出信号状态不一致，信号相互钳制，系统便无法工作。10试述浮点数规格化的目的。答：浮点的规格化是为了使浮点数尾数的最高数值位为有效数位。当尾数用补码表示时，若符号位与小数点后的第一位不相等，则被定义为已规格化的数，否则便是非规格化数。通过规格化，可以保证运算数据的精度。11.RISC是精简指令系统计算机,它有以下特点: (1)选取使用频率最高的一些简单指令; (2)指令长度固定; (3)只有取数/存数指令访问存储

5、器,其余指令的操作都在寄存器之间进行; (4)大部分指令在一个机器周期内完成; (5)CPU中通用寄存器数量相当多;12CPU在每次执行中断服务程序前后应做哪些工作？答：CPU在每次执行中断服务程序前完成：关中断；保存断点和被停下来的程序的现场信息；判别中断源，转中断服务程序的入口地址；执行开中断指令。CPU在每次执行中断服务程序后完成：关中断，准备返回主程序；恢复现场信息，恢复断点；执行开中断；返回主程序。13外围设备的I/O控制方式分哪几类？各具什么特点？程序查询方式：CPU的操作和外围设备的操作能够同步，而且硬件结构比较简单程序中断方式：一般适用于随机出现的服务，且一旦提出要求应立即进行

6、，节省了CPU的时间，但硬件结构相对复杂一些。直接内存访问（DMA）方式：数据传输速度很高，传输速率仅受内存访问时间的限制。需更多硬件，适用于内存和高速外设之间大批交换数据的场合。通道方式：可以实现对外设的统一管理和外设与内存之间的数据传送，大大提高了CPU的工作效率。14.请说明指令周期、机器周期、时钟周期之间的关系，并用图进行表示。指令周期是执行一条指令所需要的时间。也就是从取指令开始到执行完这条指令为止的全部时间。一个指令周期由若干个机器周期组成。（1分）CPU周期也叫机器周期。是指CPU访问一次主存或输入输出端口所需要的时间。一个CPU周期由若干个时钟周期组成。（1分）时钟周期是CPU

7、处理操作的最小时间单位，也叫T周期（1分）指令周期、CPU周期和时钟周期之间的关系如下图所示。（2分）15、说你认为计算机系统中的硬件和软件在逻辑功能等价吗？为什么? 答：软件与硬件的逻辑功能是等效的，但性能不相同。16、什么是运算器？它的主要由哪几个功能部件组成？答：运算器是进行算术逻辑运算的部件。它主要由加法器、通用寄存器、标志寄存器等部件组成。17、与RAM相比ROM有何特点？答：ROM掉电后信息不会丢失，但其中的信息只能读不能随便写。18、与程序中断控制方式相比DMA控制方式有何特点？答：速度快。响应快、优先级高、处理快、无须现场保护和现场的恢复。但是应用范围没有程序中断控制方式广。1

8、9、微程序控制的基本思想是：把指令执行所需要的所有控制信号存放在控制存储器中，需要时从这个存储器中读取，即把操作控制信号编成微指令，存放在控制存储器中。一条机器指令的功能通常用许多条微指令组成的序列来实现，这个微指令序列称为微程序。微指令在控制存储器中的存储位置称为微地址。20、同种类的外设部设备接入计算机系统时，应解决哪些主要问题？答：数据格式、地址译码、控制信息的组织和状态信息的反馈。21、中断接口一般包含哪些基本组成？简要说明它们的作用。 答：地址译码。选取接口中有关寄存器，也就是选择了I/O设备；命令字/状态字寄存器。供CPU输出控制命令，调回接口与设备的状态信息；数据缓存。提供数据缓

9、冲，实现速度匹配；控制逻辑。如中断控制逻辑、与设备特性相关的控制逻辑等。23.设某机主频为8MHz，每个机器周期平均含2个时钟周期，每条指令平均有2.5个机器周期，试问该机的平均指令执行速度为多少MIPS?若机器主频不变，但每个机器周期平均含4个时钟周期，每条指令平均有5个机器周期，则该机的平均指令执行速度又是多少MIPS?解答：（1） 1.6MIPS。（2） 0.4MIPS。 试题分析：根据主频为8MHz，时钟周期=1÷8MHz=0.125us，机器周期为0.125×2=0.25us,指令周期为0.25×2.5=0.625us。（1） 平均指令执行速度为1

10、47;0.625=1.6MIPS。（2） 若机器主频不变，机器周期含4个时钟周期，每条指令平均含5个机器周期，则指令周期为0.125×4×5=2.5us，故平均指令执行速度为1÷2.5=0.4MIPS。24.写出下列十进制数的IEEE754短浮点数编码。（1）0.15625；（2）5。解答：（1）3E200000H。（2）C0A00000H。 试题分析：（1）0.15625转换成二进制数值为0.00101，在IEEE754中，其规格化表示为1.01×2 3 ，E = 127 3 = 124。 IEEE754短浮点数编码为：0；01111100；01000

11、000000000000000000，最后将32位二进制数写成十六进制数。（2）5转换成二进制数值为101，在IEEE754中，其规格化表示为1.01×2 2 ，E = 127+2 = 129。 IEEE754短浮点数编码为：1；1000000；01000000000000000000000，最后将32位二进制数写成十六进制数。 注意：尾数的最高位“1”是隐含。25.若短浮点数IEEE754编码的格式为：1011 1111 0100 0000 0000 0000 0000 0000，则其代表的十进制数为多少？解答：0.75试题分析：短浮点数IEEE754编码的格式为：数符1位，阶码8

12、位（移码表示）、尾数23位。将本题编码按格式展开后为 1 01111110 10000000000000000000000 阶码真值 = E 127 =1 尾数（包括隐含位）= 1.10000000000000000000000 = 1.1 所以，其代表的十进制数为：（1.1）×2 1 = （0.11）2= （0.75）1026.计算机存储程序概念的特点之一是把数据和指令都作为二进制信号看待。今有一计算机字长32位（D31 D0），数符位是第31位。对于二进位1000 1111 1110 1111 1100 0000 0000 0000，（1） 表示一个补码整数，其十进制值是多少？（

13、2） 表示一个无符号整数，其十进制值是多少？（3） 表示一个IEEE754标准的单精度浮点数，其值是多少？解答：（1） （2 30 +2 29 +2 28 +2 20 +2 14）（2） 2 31 +2 27 +2 26 +2 25 +2 24 +2 23 +2 22 +2 21 +2 20 +2 19 +2 18 +2 17 +2 16 +2 15 +2 14（3） -(2 0 +2 1 +2 2 +2 4 +2 5 +2 6 +2 7 +2 8 +2 9）*2-96试题分析：（1） 对于补码整数，最高位为符号位，其他31位为数值位。其对应的真值十进制表示为111 0000 0001 000

14、0 0100 0000 0000 0000。（2） 对于无符号整数，全部32位均为数值位。（3） 表示一个IEEE754标准的单精度浮点数1 00011111 11011111100000000000000 数符 阶码 尾数因为阶码为00011111，对应十进制数为31，IEEE754标准中的阶码用移码表示，单精度浮点数的偏置值127，所以阶码的十进制真值为31127 = 96因为尾数为：1.11011111100000000000000。IEEE754标准中的尾数用原码表示，且采用隐含尾数最高数位“1”的方法，隐含的“1”是一位整数（即位权为2 0）。所以尾数真值为2 0 +2 1 +2 2

15、 +2 4 +2 5 +2 6 +2 7 +2 8 +2 9因为数符 = 1 ，表示这个浮点数是个负数。27. 设有一个1MB容量的存储器，字长为32位，问：(1) 按字节编址,编址范围是多少？(2) 按字编址，编址范围是多少？解答：（1）20，00000HFFFFFH。（2）18，00000H3FFFFH。试题分析：（1） 按字节编址，1MB=220*8b，编址范围为00000HFFFFFH。（2） 按字编址，1MB=220*8b=218*32b，编址范围为00000H3FFFFH。28.一台8位微机的地址总线为16条，其RAM存储器容量为32KB，首地址为4000H，且地址是连续的，可用的

16、最高地址是多少？解答：BFFFH。试题分析：若32KB的存储地址起始单元为0000H，则可知32KB存储空间共占用15条地址线，其范围应为00007FFFH，但现在的首地址为4000H，即地址后移了，因此最高地址应为4000H+7FFFH=BFFFH。30.图2-3-2所示为用8片2114构成的4K*8的存储器，与8位的一个微处理器相连，2114为1024*4位的静态RAM芯片。试问：（1） 每一组芯片组的地址范围和地址线数目是多少？（2） 4KB的RAM寻址范围是多少？（3） 存储器有没有地址重叠？解答：（1）000H3FFH，10。（2）0000H03FFH，4000H43FFH，8000

17、H83FFH，C00HC3FFH。（3）存在地址重叠现象。试题分析：（1） 芯片组的容量为1024B，地址范围为000H3FFH，地址线数目10根（A9A0）。（2） 根据图2-3-2所示的连线，各芯片组的片选端由地址线A15、A14进行译码。芯片组内地址线为A9A0，A13A10空闲，即为任意态。假设A13A10为全0，4KB RAM的寻址范围分别是：第0组为0000H03FFH，第一组为4000H43FFH，第二组为8000H83FFH，第三组为C000HC3FFH，可见这4KB存储器的地址空间是不连续的。（3） 由于A13A10没有参与译码（部分译码），所以存储器存在地址重现现象。31.

18、图2-3-3（a）所示为存储器的地址空间分布图，图2-3-3（b）所示为存储器的地址译码电路，后者可在A组跨接端子和B组跨接端子之间进行连线，74LS139是2-4译码器（A为低端，B为高端），使能端接地表示译码器处于正常译码状态。要求：完成A组跨接端子和B组跨接端子内部的正确连接，以使地址译码器电路按图所示的要求进行正确寻址。解答：正确的链接为1-5，2-6，3-7，8-12，9-13，11-14.试题分析：根据图2-3-3（a）所示，可知各段占用的地址空间分别如下。ROM1: 0000H3FFFHROM2: 4000H7FFFHRAM1: COOOHDFFFHRAM2: E000HFFFF

19、H对应上述地址空间，地址码最高4位A15A12的状态如下：00000011 ROM101000111 ROM211001101 RAM111101111 RAM2用2-4译码器74LS139对A15A14两位进行译码，可产生4路输出。其中对应ROM1，对应ROM2，对应舍弃，对应RAM1和RAM2，然后将A13分别取0（对应RAM1）和1（对应RAM2），再进行组合。32.Cache存取周期为45ns，主存存取周期为200ns。已知在一段给定的时间内，CPU共访存4500次，而Cache得未命中率为10%，问：（1） CPU访问Cache和主存各多少次?（2） CPU访存的平均访问时间是多少？

20、解答：（1） CPU访问Cache4050次，访问主存450次（2） 60.5ns（3） 74.4%试题分析：（1） CPU共访存4500次，Cache未命中10%，需要访问主存，访问主存次数=4500*10%=450次，则访问Cache次数=4500-450=4050次。（2）33.在一个16位的总线中，若时钟频率为100MHz，总线数据周期为4个时钟周期传输一个字（16位）。试计算总线的数据传输率。时钟频率为100MHz，所以4个时钟周期4×0.01s0.04s数据传输率16bit/0.04s400×106比特/秒34.若机器字长28位，访存指令采用二地址格式，共完成5

21、0种操作，操作数可在2K地址范围内寻找，画出该机器访存指令的格式。解：操作码6位，地址码每个11位。10 027 22 21 1135.若机器字长36位，采用三地址格式访存指令，共完成60种操作，操作数可在1K地址范围内寻找，画出该机器的指令格式。解：第一个字段是操作码，后三个是地址码。35 30 29 20 19 10 9 036.请将十进制数（123.375）转化成二进制数、八进制数、十六进制数。1111011.011 173.3 7b.637某机器字长32位，定点表示，其中31位表示尾数，1位是符号位，问：定点原码整数表示时，最大正数是多少？最小负数是多少？定点原码小数表示时，最大正数是

22、多少？最小负数是多少？。(3)定点补码整数表示时，最大正数是多少？最小负数是多少？(4)定点补码小数表示时，最大正数是多少？最小负数是多少？。解：定点原码整数表示时，最大正数（2311）；最小负数（2311）定点原码小数表示时，最大正数（12-31）；最小负数（12-31）定点补码整数表示时，最大正数（2311）；最小负数231定点补码小数表示时，最大正数（12-31）；最小负数138用异步方式传送ASCII码，数据格式为：数据位8位、奇校验位1位、停止位1位。当波特率为4800b/s时，每个字符传送的速率是多少？ 解：每个字符包含10位，因此字符传送速率为：4800÷10480字符

23、/s39设有一个具有24位地址和8位字长的存储器，求：（1）该存储器能存储多少字节的信息？（2）若存储器由4M×1位的RAM芯片组成，需要多少片？（3）需要哪种译码器实现芯片选择？ 存储单元数为22416M16777216，故能存储16M字节的信息。需芯片数为32片。 若用32片组成一个16M（8位字长），地址总线的低22位可直接连到芯片的A0-A21管脚，而地址总线的高2位（A22，A23）需要通过2：4线译码器进行芯片选择。40.如果某一SRAM存储芯片，8k*4bit，数据管脚和地址管脚需要多少？数据管脚：4地址管脚：1341. 42.机器数字长为8位（含1位符号位），若机器数

24、为81（十六进制），当它分别表示原码、补码、反码和移码时，等价的十进制整数分别是多少？解：原码： -1，补码： -127， 反码：-126，移码：+1。43.求十进制数-113的原码表示，反码表示，补码表示和移码表示（用8位二进制表示，最高位为符号位）。原码 11110001反码 10001110补码 10001111移码 0000111144.请将十进制数（123.375）转化成二进制数、八进制数、十六进制数。解：二进制 1111011.011 八进制 173.3 十六进制 7B.345已知 x=44,y=107，字长8位，用补码加减法计算x+y，x-y，并用单符号位溢出判断方法判断结果是否

25、溢出。要求结果的7位数值位用16进制备注，否则不得分。 x补=00101101 y补=01101011 -y补=10010101x+y补=x补+ y补=00101100+ 01101011=10010111（97H） V=CCf=10=1 所以，x+y结果溢出x-y补=x补+ -y补=00101100+ 10010101=11000001（C1H） V=CCf=00=0 所以，y-x结果无溢出，x-y=-6346.若浮点数 x 的二进制存储格式为(41360000)16，遵循IEEE754标准，求其32位浮点数的十进制值。解： 0100,0001,0011,0110,0000,0000,000

26、0,0000 数符：0 阶码：1000,0010 尾数：011,0110,0000,0000,0000,0000 指数e阶码12710000010B01111111B=3 包括隐藏位1的尾数： 1.M1.011 0110 0000 0000 0000 00001.011011于是有 x(1)s×1.M×2e (1.011011)×231011.011(11.375)10 47. 将十进制数20.59375转换成IEEE754标准32位浮点数的格式来存储解：首先分别将整数和分数部分转换成二进制数： 20.5937510100.10011然后移动小数点，使其

27、在第1，2位之间 10100.10011 0.1010010011×25 1.010010011×24e4于是得到： e = 127S0，E4127131=1000,0011，M010010011最后得到32位浮点数的二进制存储格式为 0100 0001 1010 0100 1100 0000 0000 0000 (41A4C000)16 48.字长8位，用补码计算x+y，y-x，并用单符号位溢出判断方法判断结果是否溢出。已知 x=44,y=107。要求结果的7位数值位用16进制备注，否则不得分。 x+y补 =x补+ y补=00101100+ 01101011=100101

28、11（数值位：17H） V=CCf=1 0=1所以，结果溢出35.字长8位，补码计算x+y， x-y，并用双符号位溢出判断方法判断结果是否溢出。已知 x=44,y=37。要求结果的7位数值位用16进制备注，否则不得分。 x+y补 =x补+ y补=00 0101100+ 00 1010001=00 1010001（数值位：51H） V Sf1 Sf2 0 0=0所以，结果无溢出49设有一个具有24位地址和8位字长的存储器，求：（1）该存储器能存储多少字节的信息？（2）若存储器由4M×1位的RAM芯片组成，需要多少片？（3）需要哪种译码器实现芯片选择？解： 存储单元数为22416M167

29、77216，故能存储16M字节的信息。 由于存储容量为16MB（8位字长），每4M字节需要4片（位并联方式），故需芯片数为16/4×832片。 若用32片组成一个16M（8位字长），地址总线的低22位可直接连到芯片的A0-A21管脚，而地址总线的高2位（A22，A23）需要通过2：4线译码器进行芯片选择。50某计算机系统的内存由Cache和主存构成，Cache的存取周期为45ns，主存的存取周期为200ns。已知在一段给定的时间内，CPU共访问内存4500次，其中340次访问主存，求：（1）Cache的命中率是多少？（2）CPU访问内存的平均访问时间是多少？解： 命中率H（4500340）/ 45000.92。 CPU访存的平均时间T0.92×45(10.92)×20057.4ns51.256K×16位的SRAM芯片，构成2M×32位的存储器,需要几片芯片？画出该存储器的结构图。解：采用字位扩展的方法。SRAM芯片个数：2M /256K ×32/16 =16片每2片一组进行位扩展，共8组芯片进行字扩展片选：该存