单片机原理与应用02

1、第二章 SoC单片机基础单片机原理与应用Page 2C8051F系列单片机组成微控制器内核增强型8051 CPU-CIP-51微控制器JTAG接口片上调试逻辑片上存储器模拟外设数字I/O12-BIT 100Ks/s ADC8-BIT 500Ks/s ADC温度传感器VREF12-BIT DACS4352 8 XRAM64K 8 FlashUART（2）SMBusSPIPCA16位定时器（5）I/O交叉开关XRAM接口端口0-3端口4-7模拟比较器+- C8051F020单片机基本组成Page 3C8051F系列单片机组成n 微控制器内核n 增强型8051CPU-CIP-51微控制器n 高速、流

2、水线结构n 完全兼容8051(指令系统一致）n 速度可达25MIPSn 21个中断源n JTAG接口n 全速、非侵入式的在系统调试接口n 通过该接口可对Flash程序存储器进行在系统编程n 与片内调试系统通信n 片上调试逻辑n 全速、非侵入，支持设置硬件断点和观察点n 支持开始、停止、单步执行（包括中断服务程序）命令n 可查看堆栈、存储器和寄存器内容Page 4C8051F系列单片机组成n 片上存储器普林斯顿结构和哈佛结构（程序、数据分开寻址）n 程序存储器n 64K Flash，512字节/扇区n 可在系统编程，无需特别的外部编程电压n 不支持程序存储器扩展n 数据存储器n 256字节RAM

3、，高128字节为双映射（通用RAM或SFR）n 低128字节可直接或间接寻址访问n 高128字节，直接寻址访问SFR，间接寻址访问RAMn C8051F020中，片内还集成有位于外部数据存储器空间的4KBRAM块（即片内XRAM）Page 5C8051F系列单片机组成n 模拟外设n ADCn 12位ADC：100ksps的速度，包括一个9通道的多路选择开关、可编程增益放大器。9通道其中的1通道连接温度传感器，其它8通道连接外部输入n ADC可置于关断状态，以降低功耗n 8位ADC：500ksps的速度，8个用于测量的输入端。n 比较器：2个n DAC：12位n 电压基准电路Page 6C805

4、1F系列单片机组成n 数字外设n 标准I/O端口：P0-P3n C8051F020还有附加的I/O端口P4-P7n 数字交叉开关可将内部数字资源引到P0-P3的I/O管脚n SPIn SMBus/I2Cn 2个UARTn 5个16位定时器n 具有5个捕捉/比较模块的可编程计数器阵列n 看门狗定时器n VDD监视器Page 7C8051F020结构图Page 8C8051F020内部结构图Page 9C8051F系列单片机的技术特点n 采用CIP-51内核大力提升CISC结构运行速度n 保持指令系统不便n 对指令运行实行两级流水作业n 基本上每个时钟周期可执行一条指令（废除指令周期概念）n 相同

5、时钟频率下，单周期指令运行速度为原来的12倍，整个指令集的平均速度为原来的9.5倍n I/O从固定方式到交叉开关配置n 可根据需要进行灵活配置n 从系统时钟到时钟系统n 片内可编程时钟振荡器，提供2、4、8、16MHz时钟，可编程选择n 外部振荡器可选择4种方式n 程序运行时，可实现内外部时钟切换n 时钟可通过I/O端口输出供外部器件使用Page 10C8051F系列单片机的技术特点（续）n 从引脚复位到多源复位n 上电复位n 掉电复位n 外部引脚复位n 软件复位n 时钟检测复位n 比较器0复位n WDT复位n 引脚配置复位n 最低功耗系统的最佳支持n 3V供电，仍可与5V电路方便的连接n 时

6、钟的多种选择可使系统运行在较低的时钟频率下n 多种复位源可随意唤醒系统Page 11C8051F系列单片机的分类n高速型n工作速度可达100MIPS或50MIPSn内部有倍频电路nC8051F12x、C8051F13x、C8051F35xn精密A/D型n16位或24位n准换速度可高达1MspsnC8051F06x、C8051F35xn微小型n简化内部结构，引脚少，外部尺寸大大缩小，达3mm*3mmnC8051F30 x，具有8位8通道A/D、2-8KFlash，256Byte RAM，仅11个引脚nCAN型n具有CAN总线，可远距离数据传输（达10km），速度1Mb/snC8051F06x、C

7、8051F04xnUSB型n片内的USB控制器，支持USB2.0规范nC8051F32x、C8051F34xn通用性nC8051F00 x、C8051F01x、C8051F02xPage 12C8051F02x封装和引脚n 参见教材 P338 附录BPage 13作业n 1. 简述单片机（SCM）、微控制器（MCU）和片上系统（SoC）的概念。n 2. C8051F020单片机内部包括哪些主要逻辑功能部件？各有什么主要功能？n 3. 将十进制数87、156、255、977分别转换为二进制数、八进制数和十六进制数。CIP-51微控制器核的基本结构Page 15CIP-51微控制器的结构n ACC

8、：累加器n ALU:算术逻辑单元n TMP：暂存n PSW：程序状态字n B：乘除法寄存器n SP：堆栈指针n SFR：特殊功能寄存器n PC：16位程序计数器n DPTR：16位数据指针Page 16中央控制器n 识别指令，并根据指令性质控制各组成部件进行工作n 和运算器一起组成中央处理器（CPU）n 包括：n 程序计数器n 程序地址寄存器n 指令寄存器n 指令译码器n 条件转移逻辑电路n 定时控制逻辑电路n 功能：n 控制指令的读出、译码和执行n 对指令的执行过程进行定时控制n 根据执行结果决定是否分支转移Page 17中央控制器（续）n 程序计数器PC和数据指针DPTRn PC程序计数器

9、n 存放将要从程序存储器中取出的指令的地址n 16位，可寻址64KB（216字节）n 自动加1n 执行转移指令时，会被置入新的数值（即要转移到的程序指令地址）n 执行调用指令或响应中断时，将当前值压栈，子程序或中断的入口地址置入PC；子程序返回或中断返回时，将堆栈中的内容取出，送到PC中，回到原来的位置继续执行nDPTR数据指针n16位，可寻找64KBn主要作为用于外部数据存储器寻址用的地址寄存器（间接寻址）n可作为两个8位寄存器：DPL（低8位）和DPH（高8位）nDPTR即可间接寻址方式XRAM，也可以用于访问Flash ROMPage 18中央控制器（续）n 指令寄存器、指令译码器、流水

10、线及控制逻辑n 指令寄存器：存放指令操作码的专用寄存器n 程序执行顺序：总线-指令寄存器-指令译码器-执行电路n 定时控制逻辑电路：根据指令产生一系列定时控制信号，控制各部件进行相应工作，以执行指令流水线执行器定时控制逻辑指令寄存器指令译码器振荡电路及时钟RST中断（外部或内部）内部总线Page 19运算器n 算术逻辑单元ALUn 主要功能：对数据进行算术/逻辑运算n 结构：全加器n 两个输入n TMP1：暂存器1，输入来自寄存器、立即数、直接寻址单元（含I/O口）、内部RAM及B寄存器n TMP2：暂存器2n 大部分运算要通过累加器ACCn 输出：累加器和PSWPage 20运算器（续）n

11、累加器n A寄存器，在CPU中使用最频繁n 作用n 作为ALU的输入之一n 存放ALU的运算结果n CPU中数据传送中转站（常数、寄存器、数据存储器、直接寻址单元）n 有部分指令不经ACC（寄存器与直接寻址单元之间、直接寻址单元与间接寻址单元之间、寄存器、直接或间接寻址单元与立即数之间），加快速度，减小ACC负担Page 21运算器（续）n B寄存器n 乘法和除法指令中作为ALU的输入之一n 乘法：A、B寄存器输入，输出A存放低八位，B存放高八位n 除法：A作为被除数，B作为除数，输出商存于A，余数存于Bn 其它：B寄存器作为内部RAM的一个单元使用n 程序状态字PSW（8位）n 主要内容是A

12、LU的输出n 程序可访问，且可按位访问n 8位由高到低分别为：n CY（进位或借位标志）：有进位或借位时置位n AC（辅助进位标志）：向高半字节进位或借位时置位n F0（用户标志0）：用户可使用软件对其置位或清零n RS1和RS0（寄存器组选择）：用于选择4组寄存器组之一n OV（溢出标志）：n 加减法：结果超出A寄存器表示的带符合数的范围，置位n 乘法：积超过255，置位n 除法：除数为0，置位n F1（用户标志1）：同F0n PARITY（奇偶标志）：A寄存器中各位的和为奇数时，置位；串行通信时通常作为奇偶校验位Page 22布尔（位）处理器n 累加器Cn 借用进位标志位，在布尔运算中，根

13、据C的状态实现程序的转移n 可位寻址的RAMn 可位寻址的寄存器n 可位寻址的并行I/O端口n 位操作指令系统：对位的置位、清零、位状态判跳、传送、位逻辑运算以及位的输入输出等操作位操作功能可简化程序设计，提高操作速度。CIP-51微控制器的时钟系统及电源管理模式Page 24系统时钟电路和振荡器n 振荡器原理框图Page 25系统时钟电路和振荡器（续）n 系统时钟信号nCIP-51控制器具有一个内部振荡器和一个外部振荡器驱动电路nRST引脚为低时，内外部振荡器均被禁止n使用OSCICN寄存器的CLKSL位可切换使用振荡器nCLKSL为0，使用内部振荡器；为1，使用外部振荡器n系统上电复位后，

14、缺省使用内部振荡器（即CLKSL为0）Page 26系统时钟电路和振荡器（续）n 内部振荡器（OSCICN）Page 27系统时钟电路和振荡器（续）n 外部振荡器（OSCXCN）Page 28系统时钟电路和振荡器（续）晶体方式（选项 1；XOSCMD=11x） 选择 XFCN值匹配晶体振荡器频率。 RC方式（选项 2；XOSCMD=10 x） 选择振荡器频率范围： f = 1.23(103)/(R*C)，其中： f = 以 MHz 为单位的振荡频率 C = 以 pF为单位的电容值 R = 以 k为单位的上拉电阻值 C方式（选项 3；XOSCMD=10 x） 对于所需的振荡频率选择 K因子（KF

15、） ： f = KF/(C*AV+)，其中： f = 以 MHz 为单位的振荡频率 C = XTAL1、XTAL2 引脚上的电容值，以 pF为单位 AV = 供给 MCU的模拟电源电压值，以伏特为单位 Page 29时序、定时单位及指令周期n 时序：指令执行过程中各信号之间的相互关系n 同步时序电路：保证各功能单元按照统一的步调进行协同工作，需要惟一的时钟n CIP-51采用定时控制方式，有固定的指令周期n 指令周期：执行一条指令所需要的时间，是最大的时序定时单位n CIP-51采用流水线结构，将机器周期作为指令周期n CIP-51共111条指令，分为单字节指令、双字节指令和三字节指令。Pag

16、e 30电源管理方式n 电源控制寄存器PCONPage 31电源管理方式（续）n 空闲方式n 置位PCON.0，进入空闲方式n 所有内部寄存器和存储器保持原来数据不变n 所有模拟外设和数字外设均可以保持活动状态n CPU停止运行，时钟处于活动状态n 如果有被允许的中断发生或RST有效，则结束空闲状态n 如果使能WDT，将产生内部看门狗复位，结束空闲状态。（可以保护系统不会因为PCON寄存器的意外写入而导致永久性停机），若不需要，要在进入空闲状态之前禁用WDT。Page 32电源管理方式（续）n 停机方式n 置位PCON.1,进入停机方式n CPU和振荡器均停止，所有数字外设都停止n 进入停机方

17、式，必须关闭每个模拟外设n 只要内部或外部复位能结束停机方式n 如果允许MCD（时钟丢失检测器），将会产生内部复位，从而结束停机方式。如果想要使CPU休眠时间超过100us的MCD超时时间，应禁止MCDn 停机方式下，功耗最小CIP-51 微控制器的存储器系统Page 34存储器结构Page 35存储器说明n 程序存储器：n 内部64KB地址空间n 数据存储器：n 内部256Byte；外部64KB（片内4KB）n内部数据存储空间：0 x000 x7F 为内部RAMn内部数据存储空间：0 x800 xFF 为内部RAM和SFR共用n外部数据存储空间：0 x00000 x0FFF 为片内XRAMn

18、外部数据存储空间：0 x10000 xFFFF 为片外XRAMn 特殊功能寄存器：n 和内部RAM共用地址，用寻址方式来区分Page 36程序存储器n 存放程序和固定常数n 64KB存储空间，地址范围0 x00000 xFFFFn 用户代码使用区：0 x00000 xFDFFn 0 xEE000 xFFFF（共512字节）保留n 两个特殊区域n 复位跳转区：0000H0002H，3字节的长跳转指令，指向用户程序的入口地址n 中断向量表：0003H00ABH，每个中断8字节。中断发生时，CPU会转到中断向量表中对应的中断表项取该中断的中断服务程序的指令执行。一般也是在此区域放置一个3字节长跳转指

19、令或2字节的绝对跳转指令，使之跳转到对应的中断服务程序。n 用户程序应该从00B3H以后的区域开始（00B4H开始）n C8051F微控制器不支持外部程序存储器扩展n 因而要根据程序量的大小来选择相应的满足程序容量的型号Page 37程序存储器（续）n 通过设置程序存储写允许位（PSCTL.0），用MOVX指令可以写入Flash ROM，为CIP-51提供了更新程序代码和将程序存储器用于非易失性数据存储的机制n 附加的128字节：快速Flash ROM，用于非易失性数据存储；n 地址：0 x000 x7F（在64KB Flash存储器中双映射）n 不能用于存储程序代码n 访问方法：将PSCTL

20、寄存器中SFLE位设置为1（Flash每次可写1字节，但必须先擦除一个扇区）Page 38数据存储器n 概述n 内部存储器IRAM和外部存储器XRAMn IRAM：8位寻址，最大寻址范围256Byten XRAM：通过DPTR访问，16位寻址，范围64KBn 内部存储器n 数据存储器中最灵活的地址空间n 物理上分为2个独立的、功能不同区域n 内部RAM区域：地址0 x000 xFFn 特殊功能寄存器SFR区：地址0 x800 xFFn 通过寻址方式来区分：直接寻址访问SFR，间接寻址访问高128字节RAMPage 39数据存储器（续）n 内部RAM区n 通用寄存器区n 寄存器直接寻址n 指令数

21、量最多，单周期指令，执行速度最快n 地址00H1FH，共32个单元（32字节）n 分为4组，每组8个8位寄存器（R0-R7）n 同一时刻只能选用一个寄存器组n 通过PSW中的RS0、RS1选择寄存器组n 可位寻址n R0、R1通常用作间接寻址时的地址指针Page 40数据存储器（续）n 内部RAM区n 位寻址区n 地址0 x200 x2F，共16字节（128个位）n 即可字节寻址，也可位寻址n 每个位具有位地址（0 x000 x7F）n 与SFR中的可位寻址寄存器iqi构成布尔（位）处理器的数据存储空间n 字节寻址区n 内部RAM的0 x300 x7F，共80字节，可直接寻址，也可间接寻址n

22、内部RAM的0 x800 xFF，高128字节，只能间接寻址Page 41数据存储器（续）n 内部RAM区n 堆栈区及堆栈指针n 堆栈存在与内部RAMn 特点：先进后出、后进先出n 堆栈指针（SP，属于SFR，地址0 x81）：8位寄存器，存放当前堆栈栈顶地址，系统上电复位后，默认值为0 x07，可重新定义n 堆栈的两种操作：进栈和出栈（针对栈顶单元进行）n CIP51的堆栈向上生成，即进栈地址增加，出栈地址减小n 堆栈是为子程序调用和中断操作设立的，用于保护断点和保护现场。子程序调用或中断是能够自动进栈和出栈，同时具有进栈和出栈的指令PUSH、POPPage 42数据存储器（续）n 特殊功能

23、寄存器（SFR）n 片内各种功能模块的状态和控制均通过SFRn 地址0 x800 xFF，直接寻址n 地址个位为0或8的寄存器可位寻址n 兼容8051，并有扩展n 有关各个SFR在内存中的地址表和具有位寻址功能SFR的位地址表参见教材相应章节。n 外部数据存储器n 间接寻址，使用寄存器R1、R0、DPTRn 最大64KBn C8051F020片内具有4KB XRAM，此4KB可以整个64KB空间寻址（以4KB为边界重叠）n 片内和片外的XRAM可单独地址映射或组合映射Page 43Flash存储器的编程和安全管理n Flash存储器编程n 编程方法n 通过JTAGn 用Silicon Labs

24、提供的编程工具n 对未初始化的器件进行编程的唯一方法n 用软件使用MOVX指令n 需要首先设置Flash ROM写允许位PSWE（PSCTL.0），置1，使得MOVX指向程序存储器而不是RAMn 写之前需要擦除，以扇区（512字节）为单位。n 写和擦除工作有系统硬件自动定时，保证操作正确n 用软件进行Flash写或擦除，建议使能VDD监视器，保证Flash内容的完整性n 读取Flash的指令为MOVC，和PSWE无关Page 44Flash存储器的编程和安全管理（续）n Flash存储器编程n 编程步骤n 1. 禁止中断n 2. 置位FLWE（FLSCL.0），允许有用户软件写/擦除Flash

25、n 3. 置位PSEE（PSCTL.1），允许Flash扇区擦除n 4. 置位PSWE（PSCTL.0），允许Flash写n 5. 用MOVX指令向待擦除扇区内任何一个地址写一个数据字节n 6. 清楚PSEE，禁止Flash扇区擦除n 7. 用MOVX指令写入数据n 8. 清楚PSWE， 禁止Flash写n 9. 重新允许中断Page 45Flash存储器的编程和安全管理（续）n 编程控制寄存器n Flash存储器控制寄存器FLSCLPage 46Flash存储器的编程和安全管理（续）n 编程控制寄存器n 程序存储器读/写控制寄存器PSCTLPage 47Flash存储器的编程和安全管理（续）n Flash存储器的安全管理n 程序存储写允许 （PSCTL.0） 和程序存储擦除允许 （PSCTL.1） 位保护 FLASH存储器不会被软件意外修改n 安全锁定字节n 保存在地址 0 xFDFE（读锁定） 和 0 xFDFF（写/擦除锁定） 中的安全锁定字节集可以保护 FLASH 存储器，使得不能通过 JTAG接口读取或修改其内容n 安全锁定字节中的每一位保护一个 8k 字节的存储器块n 将读锁定字节中的一位清0可防止通过 JTAG接口读对应的 FLASH 存储器块n 将写/擦除锁定字节中的一位清0可防止通过 JTAG接口写/擦除对应的存储器块n 当所有其它扇区都被锁定后，128 字节的