数字电子技术基础习题答案

1、精品文档数字电子技术基础答案第 1 章自测题1.1 填空题1. 100011.11 00110101.01110101 11110.011E.42.4 3.2n4.逻辑代数卡诺图5.F AB(C D)F AB(C D)6.FA B(CD)(B C)7. 代数法 卡诺图 8. 11.2 判断题1.2.3.×1.3 选择题1.B 2.C 3.C1.4F1A BF2ABF3A B1.5ABL0010101001111.6LC1.7YBCAB CAB习题1.1当 A2A1A0000 ,A7到 A3有 1 个不为 0 时，就可以被十进制8 整除1.2(a)F1ABBCAC（ b） F2ABAB

2、(c)S A BCC0ABBCAC1.3略1.4 (1)F1(CD（)AB）F1(CD)( AB )(2)F( AB（)AB）F2(AB)(A)2B(3)F3ABCDEF3ABC DE。1欢迎下载精品文档(4)()()F4( AE)( AB C)( A D)F4AE（ CAB ）AD1.5FABC1.6 (1)LACBCAB(2)LA CDBCB D(3)LAD(4)LABCD E(5)L01.7L(A,B,C)ABCABCABCAB C1.8(1)F1CA DABD (2)F2ACABBC(3)F3A BABAC( 有多个答案 )(4)F4CDAC ABCDB C(5)F5A BDA BCA

3、BDAB C(6)F611.9 (1)F1ABBC DAD(2)F2AC AB(3)F3BCB DAD(4)F4CB1.10 (1)F1BA C(2)F2CB(3) F3CBAD(4)F4C DBD ABC1.11FDABA C1.12(1)F1BC DAC DA BD（多种答案） (2)F2BDC DBCD BC(3)F3CDACBC(4)F4BA(5)F5BDBD(6)F6AC DADBC （多种答案） (7)F7B DA C （多种答案）(8)F8B DBC （多种答案）(9)F9C DB1.13略第 2 章自测题2.1判断题1.2. 3. ×4. 5. 6. 7. ×

4、;8. 9. ×102.2选择题1AB2 CD3A4B5B6ABD7 C8ACD9 ACD10.B习题2.1 解： Y1ABC。2欢迎下载精品文档VCCU CES12 0.30.234mA2.2 解： (a) I BS50RCI B60.70.1mAI BS53三极管处于放大状态，uOVCCI BRC 12 50 0.1 1 7(V) 。(b)I BSVCCUCES50.30.029mARC503I B50.70.143mAI BS30三极管处于饱和状态，uOU CES0.3(V )(c) u B uIu IVEERB10.66(V )RB1RB 2三极管处于截止状态，uOVCC12

5、(V )2.3 解： N OLI OL10I ILN OHI OH20I IHN OLNOH ，取 NO NOL 10。82.4 解： N OL200.40.4NOH200.02取NO20。2.5 解：均为1.4V 。2.6 解： Y1AY2ABY3ABY4ABAB2.7 解：VCC'U OHmin53k 2.63kRLmaxmI IH2 0.029NI OH0.04。3欢迎下载精品文档RLminVCC'U OLmax50.4I OLmaxMI IL16k 0.35k3 10.35k RL2.63k ， 可 以 在 此 范 围 内 选 取 某 一 标 称 阻 值 ， 如 选 R

6、L1k 或RL2k 。2.8解： (1) V1 ： 1.4VV2 ：0.3V(2)V1 ： 1.4VV2 ：0.3V(3)V1 ： 0.3VV2 ：3.6V2.9解： (1)V ：3.6V,uO0.3V(2) V ： 1.4V, uO 0.3V(3)V ： 0V, uO0.3V(4) V ： 1.4V, uO 0.3V2.10解： (a) (b) × (c) (d) ×2.11解： uB0V2.12略2.13略第 3 章自测题3.1 判断题1×2.3.4.5.×6.7.×8×3.2选择题1CD 2B 3 C 4D 5ACD 6A 7

7、E 8 D 9C 10CD11 C 12 D 13 AB 14 A 15 AB3.3填空题1 低2 修改逻辑设计接入滤波电容加选通脉冲习题3.1当 A、B、C三个变量不一致时， 电路输出为 “1” ，所以这个电路， 称为 “不一致电路 ” 。3.2YS3 ABS2 ABBS1BS0A该电路是函数发生器。4欢迎下载精品文档3.3（ a ） 逻辑功能：完 成 异 或 运 算 的 逻 辑 功 能 。（ b）它 的 功 能 为 ： 完 成 二 选 一 数 据 选 择 器 。3.4FABDACDBCDABCABCAC DBC DABDABD ? ACD ? BCD ? ABC ? ABC ? ACD ?

8、 BCD ? ABD3.5(1)Y3=Y2=Y 1=0Y 0=B(2)。5欢迎下载精品文档Y 4=Y3=AY2=0Y1=Y0=B3.6F1ABABCm6m7m0 m6 ? m7 ? m0F2AB Cm1F3AB AB m2m3m4m5 m2 ? m3 ? m4 ? m53.7(1) F1m0m2 m5m6m7m0 ? m2 ?m5 ? m6 ?m7(2)3.8(1)D0=D3=D5=D6=0； D1=D2=D4=D7=1。(2)。6欢迎下载精品文档D0EDEDD1DED2ED3DED4E(3)D5DEDED6ED7DEDE3.9 ：（1） FT ATBCT ABCT A?TBC ?T ABC（

9、2）3.10F1m0Wm1W Zm2X YWXYW Z XYF 2A B(CD )BE A BDB(DE)3.11 （ 1）写出最简表达式：Y ABBCCA（ 2）写出最小项的表达式： Y=m3+m5+m6+m7=m3 ? m5 ? m6 ? m73.12 （ 1）利用卡诺图化简，写出输出的最简表达式：Y3DBADCY2DBA CBA C AY1BAB AY0D ABA CBA（ 2）可用 74283 表示减法运算， Y3Y2Y1Y0=DCBA-0011= DCBA+1100+1。3.13D00D1D4D6BD2D51D3D7B3.14 、 3.15 图略3.16该电路完成两个3 位二进制数是

10、否相同比较功能的电路。3.17该电路实现1 位十进制加法器，数码管可以显示相加结果。当相加的结果大于1001 时，数码管不显示。3.18该电路是一个检测8421BCD码并将其进行四舍五入的电路。3.19Fm0D m0D m1D m1Dm2Dm4Dm5D m6Dm7Dm0 m1 m2D m4D m5Dm6Dm7 D3.21得到 74151 各个数据输入端的值为：D0=0 ， D1=ABC= Y 7， D2=A+B+C= Y 0， D3=ABC =Y7，D4=ABC=Y0,D = ABC=Y7Y 4Y2Y1 ，D= AB+AC+BC=Y 7Y6Y5Y 3 ，D=1。5673.22(1)存在负向尖峰

11、脉冲。(2) 无冒险；(3) 无冒险； (4) 存在正向尖峰脉冲。(5) 存在正向尖峰脉冲。7欢迎下载精品文档第 4 章自测题4.1判断题 1. × 2. ×3. 4. 5. 6.× 7 ×.8. ×9. ×10. ×4.2选择题1A 2C3B 4B5B 6 A7B 8 BC 9 C 10 D 11B，C12C13C 14D 15B 16B 17 ABC 18 ABD 19 BCD4.3 填空题1. RS 、 D、JK、 T、 T 2. 基本、同步、主从、边沿3. 特性表、状态转换图、特性方程、波形图4.S0、R05. 2

12、、 Q=1、 Q=0， Q 6. 空翻、边沿触发器7. 0 、 1 8. 保持 9. 主从、边沿 10. 控制电路11. 高 12.Qn 1JQnKQn、置 0、置 1、保持、翻转 .习题4.14.2CP123456SRQQ4.3S DR DQQ4.4CP1234567ABQ1Q2。8欢迎下载精品文档4.5CP1234567JKQ4.6CP1234567RdDQ(b)4.7 略4.84.9 解： Q1 n 1Q1 n Q2 n ， Q 2n 1n 14.10 解： Q1D，Q24.11 解：写出电路的输出方程1CPABCQ 1Q 2n 1Q1nCPQ1Q 2nJQ2KQ2CPDQ 1 Q 2Q

13、 n 12nX345nnnnQ1 Q2Q1 Q2。9欢迎下载精品文档列状态转换表如下XQ nQ n 1Z00000100101111111/00/0011/10/04.12画出此触发器的状态转换图。Y=1X=xY=0X=1X=x01Y=xX=0Y=x第 5 章自测题5.1选择题 1A， 2D， 3C，4D， 5B， 6A，7B，8B， 9B， 10D，11D， 12A， 13B， 14B，15A，16C5.2判断题，5.3填空题 1数码，移位 2 组合，时序 34 个 4 同步，异步习题5.1（ 1）需要四个移位脉冲（2）此移位寄存器为右移寄存器1120× 4=800us 的时间。（

14、3） T200us ，完成该操作需要f5KHz5.2此电路为能自启动的异步五进制计数器。5.3此电路为能自启动同步五进制计数器。5.4（ 1）计数器最高位触发器的输出脉冲频率为f512KHzf 04KHz2727（ 2）需要用10 个触发器构成。5.5此电路为一能自启动的同步五进制计数器。5.6计数器有六个独立状态，状态转换图如图P5-6 所示。10欢迎下载精品文档图 P5-65.7 可以用下降沿触发的JK 触发器构成的一个三进制计数器来实现。输出方程和驱动方程为Z Q1nJ1Q0nK11J0Q1nK 01能自启动。逻辑图略5.8输出方程及驱动方程。Z Q 2nJ2Q1n Q 0n ， K 2

15、1J1Q0n，K 1Q0nJ 0Q2n ，K 01能够自启动。电路图略5.9 输出方程，驱动方程C Q 2nQ1nJ 2Q1n， K 2Q1nJ1Q2n， K 1Q0nJ 01， K 0Q2n电路能够自启动。逻辑图略。5.10 （1）按照给定的状态转换图画出次态卡诺图如图T5-10（ a）所示，求出 A n 1 、 Bn 1 、C n 1状态方程，选用D 触发器，即得到驱动方程。11欢迎下载精品文档（ a）图 P5-10 （ a）A n 1 、 B n 1 、 C n 1 的卡诺图分别如图P5-10 （ b）（ c）（ d）所示。（ b）（ c）（ d）图 P5-10 （b）（ c）（d）合并

16、 1得到An1MCnM BnBn1MAnM CnC n1MB nM A n（2）检查自启动能力将 M=0时， An B nC n =000、 111 代入状态方程，得到An 1B n 1C n 1 =111、 000。将 M=1时， An B nC n =000、 111 代入状态方程，得到An 1B n 1C n 1=111、 000。12欢迎下载精品文档因此电路不能自启动。（3）改圈 C n 1 的卡诺图即可使电路由不能自启动变为自启动，C n 1 的卡诺图如图T5-10（e）。图 P5-10 （ e）得到 Cn 1nBnnCnM AnCnM AnBnM AM B（4）画出电路图电路图略。

17、5.11（ 1）状态转换如图P5-11 （ a）所示：图 P5-11 （ a）（ 2）选下降沿触发的 JK 触发器。求出输出方程和驱动方程图 P5-11 （ b）（ 3）检查自启动能自启动（ 4）画出逻辑图5.12（ a）八进制计数器（ b）七进制计数器。13欢迎下载精品文档5.13CT74290 （）为三进制计数器， CT74290（）为六进制计数器， 因此电路为 3*6=18进制计数器。5.14该图为六进制计数器。5.15解法一：； 40=10*4电路如图 P5-15 （ a）所示。图 P5-15 （ a）解法二： 40=5*8 电路如图 T5-15 （ b）所示。图 P5-15 （ b）

18、5.16 解：用 CT74290构成 8421BCD码的 24 进制计数器如图T5-16 所示。图 P5-165.17 方案一：电路如图 T5-17(a) 所示。14欢迎下载精品文档图 P5-17(a)方案二：电路如图T5-17(b) 所示。图 P5-17(b)5.18 CT74160为带同步预置端的十进制加法计数器，由图可知，当CO=1时，LD0, Q3nQ2nQ1n Q0nD 3 D 2 D1 D0y3 y2 y1 y0 ；而 T1147 为二十进制优先权编码器，当 I10 时，同时其余输入端为1 时， y3 y2 y1 y01110 ， D3 D 2 D1 D 00001，此时 CT16

19、0为九进制计数器，其状态转换图如图P5-18 所示 .图 P5-18Z 的频率 f z 是 CP频率 f cp 的 1/9 。用此方法分析可得下表：接低电平的I 2I 3I 4I 5I 6I 7I 8I 9输入端I 100010010001101000101011001111000100D3D2D1D01f z f cp1/91/81/71/61/51/41/31/20f z0.111f0.125f0.143f0.167f0.2f0.25f0.333f0.5f0f 0000000005-19波形图如图P5-19 所示。15欢迎下载精品文档图 P5-195.20 CT161 （）为九进制计数器，

20、CT74161（）为四进制计数器Z 与 CP频率比为1：365.21可采用多种方法构成图 P5-21（3）（4）.图 T5-215.22方案一，采用反馈归零法，（ 100） D=（11000100） B，如图 P5-22 （ a）所示。16欢迎下载精品文档图 P5-22 （a）方案二，采用级连法 100=10× 10，如图 P5-22（ b）图 P5-22 （b）5.2396KHz÷60=1600=16× 10× 10其中方案之一如图P5-23 所示。. 图 P5-235.24（ 1） CT4194 清零后， S1S0=01，处于右移工作状态，为五进制计

21、数器，图b 为七进制计数器。17欢迎下载精品文档（2） T4194 构成扭环形计数器时，从Q0 、 Q1 、Q2 、 Q3 取反馈分别构成2、4、 6、8分频（即 M=2n）。如果将两个相邻触发器输出端加到与非门输入端共同作为反馈信号来说，就可使计数器的模 M由 2n 变为 2n-1 .5-25（ 1） 该计数器为六进制计数器。状态转换图如图P5-25a 所示。图 P5-24a（ 2）由状态转换图可以得到次态卡诺图如图P5-24b 。图 P5-25b（ 3）选用 JK 触发器，由次态卡诺图得到电路的状态方程和驱动方程。Q2n 1Q0n Q2nQ1n 1Q2n Q1nQ2nQ1nQ0n 1Q1n

22、 Q 0nQ1nQ 0nJ 0Q1n , K 0Q1nJ1Q2n , K 1Q2nJ 2Q0n , K 21（ 4）检查自启动能力将 110 和 111 代入电路的状态方程得到次态分别为011 和 001，因此电路能自启动。（ 5）根据驱动方程画出电路图。电路图略。5-26X=0 时为 五进制计数器，X=1 时为六进制计数器。5.27连接如图 P5.27 。从 Y0 到 Y11输出。18欢迎下载精品文档图 P5.275.28由表 P5-28 可知，此电路每隔八个CP脉冲循环一次， 所以应设计一个八进制计数器。用 CT74290利用反馈归零法实现八进制计数器，然后再对计数器的输出进行译码，从而实

23、现需要的输出。（ 1）译码真值表如表 P5-28b 。表 P5-28bQ3n Q2n Q1n Q0nA BC00000000001100001001000110010100111010100101100100111100（ 2）写出逻辑函数表达式由真值表可得输出表达式：A（红） =Q3n Q2nQ1nQ0nQ3n Q2n Q1n Q0nQ3n Q2n Q1n Q0nB（绿） =Q3n Q 2n Q1nQ0nQ3n Q2n Q1n Q0nQ3n Q2nQ1n Q0nC（黄） = Q3n Q2nQ1nQ0nQ3n Q2n Q1n Q0nQ3nQ 2n Q1n Q0n（ 3）化简利用约束项并用卡诺图

24、化简得：A（红） = Q2n Q1n Q n0Q n2 Q1n Q 0nQ n2 Q1n Q n0。19欢迎下载精品文档B（绿） =Q1n Q0nQ 2nQ0nC（黄） = Q n2 Q1nQ2n Q1n Q n0（4）电路图略第 6 章自测题6.1 判断题1. ×，2. ，3. ×，4. ×，5. ×，6. ，7. ×，8. 6.2选择题1.BC 2.B 3.C 4.A 5.B 6.B 7.B 8.D 9.C 10.D 11.B 12.D6.3填空题1.TTL 、 COMS 2.滞后，回差、输出脉冲宽度3. 多谐振荡器，施密特触发器、单稳态触

25、发器4 石英晶体振荡器、暂稳态习题6.1略6.2略6.36.4。20欢迎下载精品文档6.5略6.6 解：（ 1） 555组成的单稳态触发器。（2） uI 、 uO波形如图所示。输出脉冲宽度由下式求得：3-66.7 此电路属于施密特触发器形式。正常工作时， 光电管导通， 施密特触发器输入为高电平，OUT=“ 0”。一但出现断线故障，光电管截止，施密特触发器输入变为低电平， OUT=“ 1”，继电器使开关闭合， DL报警。6.8 解（ 1）（ 2）增大R3（ 3 ）电路中电容 C2 起滤波作用，电容 C 3 起隔直、通交流的作用。6.9 解：（ 1）多谐振荡器（ 2）当细铜丝不断时， 555 定时

26、器的 RD 置成低电平，使 Q 输出始终为低电平，喇叭不响。当细铜丝拉断时， 555 定时器的 RD 置成高电平， Q输出方波信号，喇叭发出报警声。6.10 解：（ 1）计数器的状态转换图为：为三进制计数器。（2） TW=0.7 Rext Cext=0.7 × 50×103× 0.02 × 10-6= 0.7ms。21欢迎下载精品文档（ 3）第 7 章自测题7.1判断题1. 2. 3.4. ×5.×6.× 7. ×8. 9. 10.7.2选择题1.D 2.D 3.C 4.C 5.C 6 .A 7.D 8.B 9.A

27、 10.D 11.C 12.A 13ACD 14.B7.3填空题1.存储容量存取时间 2电容，暂时存储信息，地址译码器，读/ 写控制，存储矩阵3掩膜 ROM、可编程ROM、可擦除可编程ROM习题7.1 ：Y1m（2，3，4，5，8，9，14，15）Y2m（6，7，10，11，14，15）Y3m（0，3，6，9，12，15）Y4m（7，11，13，14，15）7.2 解: 把上述式子转化成最小项的形式：Y1m(1,4,5,6)Y2m(3,5,6,7)7.3需用 4 片 RAM芯片，接线图为：I/O 0I/O 1I/O 2I/O 3I/OI/O22。I/OI/O1024×11024

28、15; 1欢迎下载1024× 11024×1R/W CS A9A 0R/W CS A 9 A0R/WCS A9A0R/W CS A 9 A0A 0精品文档7.47.5 图略第 8 章自测题8.1解：可编程逻辑器件主要有：PROM、 PLA、PAL、 GAL、 CPLD、 FPGA。可编程逻辑器件是可由用户编程、配置的一类逻辑器件的泛称。可编程逻辑器件实际上是一种将不具有特定逻辑功能的基本逻辑单元集成的通用大规模集成电路，用户可以根据需要对其编程，进而实现所需的逻辑功能。8.2解： PAL相对于 PROM而言，使用更灵活，且易于完成多种逻辑功能，同时又比PLA 工艺简单，易于

29、实现。它采用双极型工艺制作，熔丝编程方式，工作速度较高。它由可编程的与逻辑阵列、 固定的或逻辑阵列和输出电路三部分组成。 通过对与逻辑阵列编程， 可以获得不同形式的组合逻辑函数。 另外，在有些型号的 PAL器件中， 输出电路中设置有触发器和从触发器输出到与逻辑阵列的反馈线， 利用这种 PAL器件还可以很方便地构成各种时序逻辑电路。PAL 器件的输出电路结构有：专用输出结构、可编程输入/ 输出结构、寄存器输出结构、异或输出结构、运算选通反馈结构等五种类型。23欢迎下载精品文档8.3解： PAL 采用双极型工艺制作，熔丝编程方式，工作速度较高。它由可编程的与逻辑阵列、 固定的或逻辑阵列和输出电路三

30、部分组成。通过对与逻辑阵列编程，可以获得不同形式的组合逻辑函数。另外， 在有些型号的PAL器件中， 输出电路中设置有触发器和从触发器输出到与逻辑阵列的反馈线，利用这种PAL器件还可以很方便地构成各种时序逻辑电路。GAL是在 PAL 的基础上发展起来的，它继承了PAL 的与 - 或阵列结构，不同的是它采用了电擦除可编程的E2CMOS工艺制作，有电擦写反复编程的特性。GAL器件具有灵活的输出结构，它的输出端设置了可编程的输出逻辑宏单元(OLMC, Output Logic Macro Cell)，通过编程可以将 OLMC设置成不同的输出方式，具有很强的通用性。8.4解： GAL采用了电擦除可编程的

31、E2CMOS工艺制作，有电擦写反复编程的特性。GAL的输出逻辑宏单元能实现专用输入、专用组合、 输出反馈组合、 输出时序电路组合输出、寄存器输出等逻辑功能。8.5 解： 结构差异。 CPLD大多是基于乘积项 (Product-Term) 技术和 E2PROM(或 Flash) 工艺的； FPGA一般是基于查找表 (LUT) 技术和 SRAM工艺的。 延迟可预测能力。CPLD的布线结构决定了它的时序延迟是均匀的和可预测的；FPGA的布线结构导致了传输延迟是不相等的、 不可预测的， 这会给设计工作带来麻烦， 也限制了器件的工作速度。 适合场所。虽然CPLD和 FPGA的集成度都可达到数十万门，但相

32、比较而言，CPLD更适合于完成各类算法和组合逻辑；而 FPGA则更适合于完成时序较多的逻辑电路。换句话说， FPGA更适合于触发器丰富的结构，而CPLD更适合于触发器有限而乘积项丰富的结构。 CPLD 比 FPGA使用起来更方便。 CPLD的编程采用E2PROM或 Flash 技术，无需外部存储器芯片， 使用简单；而FPGA的编程信息需存放在外部存储器上，使用方法复杂，且FPGA的编程数据存放在EPROM中，读出并送到FPGA的 SRAM中，不利于保密。基于SRAM编程的 FPGA在系统断电时编程信息会随之丢失，因此每次开始工作时都要重新装载编程数据。 在编程上， FPGA比 CPLD具有更大

33、的灵活性。CPLD通过修改具有固定内连电路的逻辑功能来编程； FPGA主要通过改变内部连线的布线来编程。FPGA在逻辑门下编程；而 CPLD在逻辑块下编程。 一般情况下，CPLD的功耗要比FPGA的大，且集成度越高越明显。习题8.1解：可编程逻辑器件的发展经历了以下过程：PROM PLA PALGAL CPLD FPGA。第7 章讲述的PROM就是一种PLD器件， PROM之后产生了可编程逻辑阵列(PLA, ProgrammableLogic Array)、可编程阵列逻辑(PAL, Programmable Array Logic)、通用阵列逻辑(GAL,GenericArrayLogic)

34、、复杂可编程逻辑器件(CPLD, Complex Programmable LogicDevice)和现场可编程门阵列(FPGA, Field Programmable Gate Array)等几种类型。8.2解：。24欢迎下载精品文档8.3 解：在结构上，它包括宏单元(Macrocell) 、逻辑阵列块 (LAB, Logic Array Block)、扩展乘积项(EPT,Expender Product Term) 、 可 编 程 连 线 阵 列 (PIA,ProgrammableInterconnect Array)和 I/O 控制块 (I/O Control Block)等几部分。宏单元是 CPL