南航考研数电课件第5(N)

1、5-1 状态表与同步时序电 路的基本设计方法数字系统的基本结构控制单元（同步时序电路）数据处理单元：主要完成数据的采集、存储、运算和传输，与外界 进行数据交换。主要由存储器、运算器、数据选择 其等功能电路组成。5-1-1 原始状态表的建立5-1-2 用触发器实现同步时序电路5-1-3 用MSI时序模块同步时序电路 针对比较简单的同步电路，设计方法是：文字功能描述状态表或状态图逻辑方程逻辑图原始状态图（状态表）原始状态图（状态表）原始状态图（状态表）：根据设计命题的 要求初步画出的状态图（状态表）可能包 含多余状态，其建立无明显规律可循，是 时序电路设计中重要的一步。步骤：1、分析题意，确定输入

2、、输出变量。1、选择状态，以记忆电路输入的历史过程。2、对每一个状态，考察在每一种输入组合下应转入的下一个状态，从而导出状态图和状态表。例1：111序列检测器S1：收到0S2：收到一个1S3：收到两个1当连续收到三个或三个以上1时输出1。例2：010和1001序列检测器S0：0S1：01S2：010,10S3：100S4：1001S5：011例3：余三码误码检测器（1）余3码：0011-1100 S0：表示复位例3：余三码误码检测器（2）例5：串行加法器S0：进位为0S1：进位为14-2-3 莫尔型电路的分析串行加法器和为0 、无进位：00/0和为0 、有进位：01/0和为1、 无进位：10/

3、1和为1、 有进位：11/1例6：加1/加2同步计数器 X=0时加1计数，计到9后再回0，X=1时加2计数，计到8后再回0，计数器状态为奇数时，X不会为1。指导思想：用尽可能少的触发器和门电路实现待设计电路。一、状态化简二、状态分配三、导出激励方程和输出方程四、设计举例五、时钟偏移 所谓就是对原始状态表中存在的若干等价状态进行合并。经状态化简后电路的状态数减少，可以在一定程度上减少所需触发器的数目。 对于有q状态的时序电路来说，所需的触发器的个数，其下限r可由下式决定rrq221状态等价：以Si为起始状态，在任一可能的输入序列作用下的输 出序列均与以Sj为起始状态，在同一输入序列作用下 的输出

4、序列相同，称Si与Sj等价（ SiSj）等价的状态 用一个状态代替。状态等价条件：在所有可能的输入下： 1、它们的输出相同； 2、它们的次态满足下列条件之一： 次态相同； 次态交错； 次态互为隐含条件。S1,S3,S4S2,S5S6,S7例1：状态表化简1.作状态对图；2.状态一一比较，结果填入状态图；3.检查隐含条件；4.求出全部状态等价类，状态合并，画出简化状态表。S1=S1，S6S2=S2，S3，S8例2：未完全描述状态表化简S2=S2，S3S4=S4，S7S5=S5，S6 可以对任意项赋予一个适当的值，以便进行状态合并。目的：状态用触发器状态表示，因此，要对状态分配二进制代码。方法：状

5、态分配影响电路的复杂程度，符合以下条件的状态，应尽可能分配相邻的代码。 1、在同一输入下，有相同次态的现态；(S1,S2、S2,S3) 2、同一现态在相邻输入下的次态； (S1,S3、S1,S4、 S2,S3) 3、在所有输入下，有相同输出的现态。(S2,S3)S1=00 S2=01S3=11 S4=10 xQxQQzQQxQQDxQxQQQDDnnnnnnnnnnn221212122121111触发器实现：1Q 2n12121K xJxKxQJKJn触发器实现：nnnnnnnnnnnnQQQQxxzxQQQxQDxQQQxQDD2121212221112211212111触发器实现：nnnn

6、nnnnnnnnQQQQxxzxQQQxQDxQQQxQDD2121212221112211212111触发器实现：1 1 1112142123123141234KJQKQQJQQKQQJQKQQQJ1 1 1112142123123141234KJQKQQJQQKQQJQKQQQJ 用D触发器设计一个模6同步计数器模6计数器的状态图 模6计数器的编码状态表 122010nnnnnQQ QQ Q1121010nnnnnnQQ Q QQ Q100nnQQ20nnzQ Q模模6 6计数器的逻辑图计数器的逻辑图 1222010nnnnnDQQ QQ Q11121010nnnnnnDQQ Q QQ Q

7、1000nnDQQ20nnzQ Q电路自启动性验证电路自启动性验证 121nnQQ110nnQQ102nnQQ32nnzQ QS0=000，S1=001，S2=011，S3=111，S4=110，S5=100，可推出次态方程和输出方程分别为 则状态图打断堵塞循环序列的状态图出现堵塞现象的原因是：在次态方程推导时，把无效状态作为任意项处理，没有确定的转移方 向。 1221nnDQQ1110nnDQQ100210nnnnDQQQ Q 5-3 5-3 用用MSIMSI实现同步时序电路实现同步时序电路l 移位寄存器：移位寄存器：74194（4位、并位、并/串、双向）串、双向）l多多D触发器：触发器：7

8、4175l 集成计数器：集成计数器：74163（模（模16、加法）、加法） 74162（模（模10、加法）、加法） 74161（模（模16、加法；与、加法；与74163的区别是异步清的区别是异步清0） 74192 （模（模10、加、加/减、异步清减、异步清0与置数）与置数）1、一般不必进行状态化简。l 用计数器实现同步时序电路l 四D锁存器实现同步时序电路2、根据所选择的MSI器件来决定状态分配和导出激励方程和输出方程。例例5.8 试以MSI时序模块74163为核心，设计一个7位巴克码（1110010）串行序列检测器。电路需要记忆的状态有8个：S0：初态x=0，z=0S1：第1个码元“1” ，

9、z=0S2：“11”，z=0S3：“111”，z=0 S4：“1110”，z=0S5：“11100”，z=0S6：“111001”，z=0S7：“1110010”， z=1激励方程的导出需要通过分激励方程的导出需要通过分析其编码状态图（表），弄析其编码状态图（表），弄清在每一种现态下要实现何清在每一种现态下要实现何种状态转换，要实现这些状种状态转换，要实现这些状态转换，需要态转换，需要MSIMSI时序模块做时序模块做怎样的一些操作，把所有分怎样的一些操作，把所有分析的结果填入析的结果填入MSIMSI时序模块时序模块的操作表。的操作表。再由操作表来分析执行相再由操作表来分析执行相关操作关操作MS

10、IMSI器件的各控制器件的各控制输入端应加什么样的激励输入端应加什么样的激励信号，从而推导出信号，从而推导出MSIMSI器件器件的各控制输入端的激励方的各控制输入端的激励方程。程。以以MSIMSI时序模块为核心时序模块为核心来实现同步时序电路来实现同步时序电路的关键仍然是要导出的关键仍然是要导出MSIMSI器件的各控制输入器件的各控制输入端的激励方程。端的激励方程。原始状态图编码后的状态图操作表根据所选择的根据所选择的MSIMSI器件来决器件来决定状态分配定状态分配状态分配表 状态分配状态分配因此可设：因此可设：S0000， S4100，S1001， S5101，S2010， S6110 S3

11、011， S7111 状态分配表特点：特点：S0S1S2S3S4 S5S6S7 S0S1S2S3S4 S5S6S7 编码状态图代入 画操作表画操作表计数操作计数操作保持操作保持操作预置操作预置操作操作表计数操作计数操作 求求74163控制端控制端TPCTCT 、置数端、置数端 、LD并行数据输入端并行数据输入端D2D1D0的函数表达式的函数表达式CR（因为74163执行何种操作是由 、 及共同决定的） LDD2D1D0CR1当当当Q2Q1Q0=000时时01234567TPCTCTm xmmxmmmmm01234567LDmm xm xmm xm xm xm x20D 1210DQ QQ010

12、1010DQQQQQQ表达式： 求输出方程求输出方程z z210zQ QQ x 画出逻辑电路画出逻辑电路 以74163为核心实现的7位巴克码串行序列检测器的逻辑电路 01234567TPCTCTm xmmxmmmmm01234567LDmm xm xmm xm xm xm x20D 1210DQ QQ0101010DQQQQQQ210zQ QQ x例例5.9 以以74163为核心，辅以适当的组合器件完成例为核心，辅以适当的组合器件完成例5.4的加的加1/加加2同步计数器的设计。同步计数器的设计。状态分配表编码状态图（1）状态分配（2）画操作表考虑计数器的自启动功能，将无效状态10101111所

13、对应的操作统一设为清0。（3）导出74163控制各输入端激励函数 求CR 由于仅在由于仅在1001100111111111状态下清状态下清0 0，故只需，故只需在这些状态对应的方在这些状态对应的方格中填格中填0 0，而其余方格，而其余方格中均填写中均填写1 1 32103210()CRQQ QQQQQQ仅有仅有x=1x=1且且Q Q0 0=0 =0 （偶数）（偶数）时进行加时进行加2 2计数，执行预计数，执行预置数操作（置数操作（ ） 求TPCTCTLD1TPCTCT由于不存在保持操作，故可令 求0LDxQ0LD 求求D3D2D1D0321DQ Q221DQQ131DQQ00D 当当x=1x=

14、1时，时， Q Q3 3Q Q2 2Q Q1 1Q Q0 0=0000=0000状态的下一状状态的下一状态应该是态应该是00100010，需要执行置数，需要执行置数操作，故这时操作，故这时D D3 3D D2 2D D1 1D D0 0=0100=0100同理：同理：在在00100010状态时状态时D D3 3D D2 2D D1 1D D0 0=0100=0100， 01000100状态时状态时D D3 3D D2 2D D1 1D D0 0=0110=0110， 01100110状态时状态时D D3 3D D2 2D D1 1D D0 0=1000=1000， 10001000状态时状态时

15、D D3 3D D2 2D D1 1D D0 0=0000=0000；而在其它状态时而在其它状态时D D3 3D D2 2D D1 1D D0 0可任意。可任意。 （4）画逻辑图32103210()CRQQ QQQQQQ1TPCTCT0LDxQ321DQ Q221DQQ131DQQ00D 以74163为核心实现的加1/加2计数器 74175的功能表4D触发器74175逻辑符号例例5.10 试用集成四试用集成四D触发器触发器74175及适当的组合器件及适当的组合器件实现具有下表所示逻辑功能的同步时序电路。实现具有下表所示逻辑功能的同步时序电路。“一对一一对一”的设计方法的设计方法: : 把一个触发器同一个状态对应起来 。 、 Q2、Q3、Q4与与S1、S2、S3、S4之间建立了一一对应的关系。之间建立了一一对应的关系。1Q 、Q2、Q3、Q4检查触发器的状态，那么其中只可能有一个1。状态为1的那个端点指出了电路的状态。 1Q便于用开机复位便于用开机复位的方式