组合逻辑电路2学习教案

1、会计学1组合组合(zh)逻辑电路逻辑电路2第一页，共57页。本章要求理解组合逻辑电路的基本概念；掌握本章要求理解组合逻辑电路的基本概念；掌握组合逻辑电路的分析方法组合逻辑电路的分析方法(fngf)和设计方法和设计方法(fngf)；理解全加器、译码器、编码器、数；理解全加器、译码器、编码器、数据选择器、数据比较器等基本组合逻辑部件的据选择器、数据比较器等基本组合逻辑部件的概念和功能。掌握计算机中常用集成逻辑部件概念和功能。掌握计算机中常用集成逻辑部件的功能和应用。的功能和应用。第1页/共57页第二页，共57页。数字电路就结构和工作数字电路就结构和工作(gngzu)原理而言，可分为：原理而言，可分

2、为：组合组合(zh)逻辑电路逻辑电路时序逻辑电路时序逻辑电路无记忆无记忆(jy)元件元件有记忆元件有记忆元件组合逻辑电路定义：任意时刻的输出状态只决定于该时刻的输入状态，而与从前的状态无关。组合逻辑电路定义：任意时刻的输出状态只决定于该时刻的输入状态，而与从前的状态无关。第2页/共57页第三页，共57页。特点特点(tdin)（1）电路主要由各种门电路组）电路主要由各种门电路组成。成。（2）电路输入变量组合一旦确）电路输入变量组合一旦确定，输出状态便被唯一确定。定，输出状态便被唯一确定。（3）电路的输出状态不影响）电路的输出状态不影响(yngxing)输入状态，电路的历输入状态，电路的历史状态也

3、不影响史状态也不影响(yngxing)输出输出状态。状态。（4）电路中不存在输出端到输）电路中不存在输出端到输入端的反馈通路。入端的反馈通路。三输入三输入(shr)表决表决器电路器电路组合逻辑电路是指由各种门电路组组合逻辑电路是指由各种门电路组合而成的逻辑电路。合而成的逻辑电路。第3页/共57页第四页，共57页。X1X2X3:XnZ1Z2Z3:ZmZ1= f1(X1, X2, Xn）Z2= f2(X1, X2, Xn）Zm= fm(X1, X2, Xn）它们之间的关系是：它们之间的关系是：第4页/共57页第五页，共57页。 根据逻辑图，写出逻辑函数的表达式，然后列出真值表，经卡诺图化简变换根据

4、逻辑图，写出逻辑函数的表达式，然后列出真值表，经卡诺图化简变换(binhun)(binhun)后，得知电路功能。这个过程就是组合逻辑电路的分析。后，得知电路功能。这个过程就是组合逻辑电路的分析。分析的目的分析的目的(md)：是为了确定电路的的逻辑功能：是为了确定电路的的逻辑功能。第5页/共57页第六页，共57页。组合逻辑电路的分析是指根据给定的逻辑电路图确定其逻辑功能。组合逻辑电路的分析是指根据给定的逻辑电路图确定其逻辑功能。组合电路的分析步骤一般组合电路的分析步骤一般(ybn)如下：如下：根据逻辑电路图，由输入到输出逐级推导，得到输出端的逻辑函数表达式；根据逻辑电路图，由输入到输出逐级推导，

5、得到输出端的逻辑函数表达式；进行化简，得到简化表达式；进行化简，得到简化表达式；列出真值表；列出真值表；从真值表概括出逻辑功能；从真值表概括出逻辑功能；化简化简得出结论（逻辑功能）。得出结论（逻辑功能）。逻辑电路图逻辑电路图写出逻辑表达式写出逻辑表达式分析方法：分析方法：第6页/共57页第七页，共57页。第7页/共57页第八页，共57页。同或逻辑同或逻辑(lu j)功能功能第8页/共57页第九页，共57页。第9页/共57页第十页，共57页。S为异或逻辑为异或逻辑(lu j)，C为与为与逻辑逻辑(lu j)。第10页/共57页第十一页，共57页。第11页/共57页第十二页，共57页。电路电路(d

6、inl)功能分析：功能分析：数据选择器数据选择器第12页/共57页第十三页，共57页。【解解】（1）写表达式：）写表达式：（2）简化）简化(jinhu)表表达式：达式：【例】试分析如图所示逻辑电路(lu j din l)的逻辑功能 第13页/共57页第十四页，共57页。 （3）列出真值表）列出真值表 （4）描述）描述(mio sh)功能功能 从真值表可以看出，当输入从真值表可以看出，当输入A、B、C中有中有2个或个或3个为个为1时，输出时，输出F为为1，否则，否则输出输出F为为0。所以。所以(suy)这个电路实际上是一种这个电路实际上是一种3人表决用的组合电路：只要人表决用的组合电路：只要有有

7、2票或票或3票同意，表决就通过。票同意，表决就通过。 第14页/共57页第十五页，共57页。组合逻辑电路的设计是指根据给定的逻辑要求，设计出满足功能且经济合理的逻辑电路。组合逻辑电路的设计是指根据给定的逻辑要求，设计出满足功能且经济合理的逻辑电路。组合电路的设计步骤一般如下组合电路的设计步骤一般如下(rxi)：将文字描述的逻辑问题变换为真值表。通过对设计要求的仔细理解，明确哪些是输入变量，哪些是输将文字描述的逻辑问题变换为真值表。通过对设计要求的仔细理解，明确哪些是输入变量，哪些是输出变量以及它们之间的相互关系，然后列出真值表；出变量以及它们之间的相互关系，然后列出真值表；进行函数化简；进行函

8、数化简；根据化简结果，选择合适门电路，画出逻辑电路图。根据化简结果，选择合适门电路，画出逻辑电路图。第15页/共57页第十六页，共57页。组合组合(zh)逻辑电路的设计步骤逻辑电路的设计步骤 原则：最简（要求所用器件的种类原则：最简（要求所用器件的种类(zhngli)和数量都尽可能和数量都尽可能 少，且器件之间的连线也最少少，且器件之间的连线也最少)。 根据根据(gnj)(gnj)题意题意列真值表列真值表逻辑式逻辑式化简化简卡诺图卡诺图化简化简画逻辑电路图画逻辑电路图写最简逻辑写最简逻辑式式第16页/共57页第十七页，共57页。第17页/共57页第十八页，共57页。第18页/共57页第十九页，

9、共57页。第19页/共57页第二十页，共57页。第20页/共57页第二十一页，共57页。第21页/共57页第二十二页，共57页。 试用与非门和反相器设计一个优先排队电路。火车有特快、直试用与非门和反相器设计一个优先排队电路。火车有特快、直快和慢车。它们进出站的优先次序是：特快、直快、慢车，同快和慢车。它们进出站的优先次序是：特快、直快、慢车，同一时刻只能一时刻只能(zh nn)(zh nn)有一列车进出。有一列车进出。解：解：例例 当特快当特快A=1时，无论时，无论(wln)直快直快B，慢车，慢车C 为何值，为何值，LA=1，LB= LC=0；当直快；当直快B=1，且，且A= 0 时，无论时，

10、无论(wln)C为何值，为何值，LB=1，LA =LC=0；当慢车；当慢车C=1，且，且A=B=0 时，时，LC=1，LA= LB=0。 3）根据题意，变换）根据题意，变换(binhun)成与非形式成与非形式 ABC LA LB LC000 0 0 01 1 0 001 0 1 0001 0 0 1经过逻辑抽象，可列真值表：经过逻辑抽象，可列真值表：2）写出逻辑表达式。）写出逻辑表达式。CBALBALALCBA，CBALBALALCBA，1）由题意进行逻辑抽象。）由题意进行逻辑抽象。 第22页/共57页第二十三页，共57页。 4）画出逻辑电路）画出逻辑电路(lu j din l)图。图。CBA

11、LBALALCBA，BACBA A B C & 1 & LB 1 1 1 LC LA 第23页/共57页第二十四页，共57页。【例】用与非门设计一个举重裁判表决电路。设举重比赛有【例】用与非门设计一个举重裁判表决电路。设举重比赛有3个裁判，一个主裁判和两个副裁判。认为杠个裁判，一个主裁判和两个副裁判。认为杠铃完全上举的裁决由每一个裁判按一下自己面前的按钮来确定铃完全上举的裁决由每一个裁判按一下自己面前的按钮来确定(qudng)。只有当两个或两个以上裁判判。只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明成功的灯才亮。明成功，并且其中有一个为主裁判时，表明成功的灯

12、才亮。 【解解】（1）列真值表：）列真值表： 设主裁判为变量设主裁判为变量(binling)A，副裁判分别为变量，副裁判分别为变量(binling)B和和C，认为杠铃完全上举，变量，认为杠铃完全上举，变量(binling)输入为输入为1，否则为，否则为0；表示成功与否的灯为；表示成功与否的灯为Y，灯亮为，灯亮为1，灯灭为，灯灭为0。根据逻辑要求真值。根据逻辑要求真值表为表为 第24页/共57页第二十五页，共57页。（2）函数）函数(hnsh)化化简：简：将函数将函数(hnsh)变换变换如下如下 （3）画逻辑电路）画逻辑电路(lu j din l)： 第25页/共57页第二十六页，共57页。 6

13、.4.1 加法器加法器6.4.2 编码器编码器6.4.3 译码器译码器6.4.4 数据数据(shj)选择器选择器6.4.5 数据数据(shj)比较器比较器第26页/共57页第二十七页，共57页。6.4.1 加法器加法器1半加器半加器 半加是指只对两个一位二进制数进行半加是指只对两个一位二进制数进行(jnxng)加法的运算。它是一种只考虑两加法的运算。它是一种只考虑两个加数本身，不考虑来自低位进位的加法运算。个加数本身，不考虑来自低位进位的加法运算。 BiAiBABASiiiii+ iiiBAC 第27页/共57页第二十八页，共57页。半加器的逻辑电路半加器的逻辑电路(lu j din l)图图

14、半加器符号半加器符号(fho)第28页/共57页第二十九页，共57页。2全加器全加器全加是指在进行加法全加是指在进行加法(jif)运算时，不仅考虑加数和被加数，还考虑低位来的进位的一种运算。实现运算时，不仅考虑加数和被加数，还考虑低位来的进位的一种运算。实现全加运算的电路称为全加器。全加运算的电路称为全加器。 第29页/共57页第三十页，共57页。1111-+iiiiiiiiiiiiiCBACBACBACBAS)()(1111-+iiiiiiiiiiCBCBACBCBA)()(11-+iiiiiiCBACBA1-iiiCBA1111-+iiiiiiiiiiiiiCBACBACBACBACiii

15、iBACAB+i-1 Ci-1第30页/共57页第三十一页，共57页。 全加器逻辑电路全加器逻辑电路(lu j din l)图图 全加器符号全加器符号第31页/共57页第三十二页，共57页。3多位加法器多位加法器 实际生活中，我们经常要进行的是多位数的加法，利用全加器可以构成多位二进实际生活中，我们经常要进行的是多位数的加法，利用全加器可以构成多位二进制加法器。按照进位制加法器。按照进位(jnwi)方式的不同，多位加法器可分为串行进位方式的不同，多位加法器可分为串行进位(jnwi)加法加法器和并行进位器和并行进位(jnwi)加法器。加法器。 第32页/共57页第三十三页，共57页。（1） 串行

16、进位串行进位(jnwi)加法器加法器串行进位加法器的运算串行进位加法器的运算(yn sun)速度较低，随着位数的增加，其速度会越来速度较低，随着位数的增加，其速度会越来越低。越低。 第33页/共57页第三十四页，共57页。6.4.2 编码器编码器 编码编码(bin m)是指将特定含义的输入信号转换成二进制代码的过程。实现编码是指将特定含义的输入信号转换成二进制代码的过程。实现编码(bin m)操操作的电路称为编码作的电路称为编码(bin m)器。器。按照输入信号的不同特点和要求，有二进制编码按照输入信号的不同特点和要求，有二进制编码(bin m)器、二器、二十进制编码十进制编码(bin m)器

17、器、优先编码、优先编码(bin m)器等。器等。1二进制编码器二进制编码器 用用n位二进制代码对位二进制代码对N=2n个信号进行编码的电路叫做二进个信号进行编码的电路叫做二进制编码器。以制编码器。以4-2线编码器为例，其示意框图如图所示，线编码器为例，其示意框图如图所示，A0、A1、A2、A3代表四个需要代表四个需要(xyo)被编码的信号，被编码的信号，F0、F1为其输出代码，根据编码器的逻辑功能要求，对每一信为其输出代码，根据编码器的逻辑功能要求，对每一信号进行编码，设高电平输入有效，则得到号进行编码，设高电平输入有效，则得到4-2线编码器功能线编码器功能表。表。 A0A1A2A3编码电路F

18、0F0F1F1编码器示意图第34页/共57页第三十五页，共57页。4线线-2线编码器真值表线编码器真值表输入端输入端A0有效有效(yuxio)（高电平有效（高电平有效(yuxio)）时，输出结果为）时，输出结果为F1F0=00,当当A1有效有效(yuxio)时，输出结果为时，输出结果为F1F0=01，以此类推。，以此类推。第35页/共57页第三十六页，共57页。2优先优先(yuxin)编码器编码器 上述编码器中，输入信号是相互排斥的，如果允许几个信号同时输入，但电路上述编码器中，输入信号是相互排斥的，如果允许几个信号同时输入，但电路只对其中只对其中(qzhng)优先级别最高的信号进行编码，这样

19、的电路叫做优先编码器优先级别最高的信号进行编码，这样的电路叫做优先编码器。 以以10-4线优先编码器线优先编码器74LS147有有I0 I9共十个输入信号，低电平有效，根据公共十个输入信号，低电平有效，根据公式式2nN=10, n=4, 因此输出取因此输出取4位二进制码进行编码，设输出为位二进制码进行编码，设输出为Y3 Y0 ， I0 I9 中优先级别高的贝齿优先级别低的，中优先级别高的贝齿优先级别低的， I9 优先级别最高，优先级别最高， I0 优先级别最低，优先级别最低，当输入端有多个信号同时存在时，优先级别低的信号对输出无影响。当输入端有多个信号同时存在时，优先级别低的信号对输出无影响。

20、第36页/共57页第三十七页，共57页。10-4线优先线优先(yuxin)编码器编码器74LS147真值表真值表第37页/共57页第三十八页，共57页。193210321001932109I IY Y Y Y =1111, Y Y YY0000II IY Y Y Y =0110, I在上表中，如果都无效，即输入全为高电平时，则输出反码为，相当于对 进行编码。如果同时有效，即输入全为低电平时，则输出即对 进行编码。第38页/共57页第三十九页，共57页。3集成集成(j chn)编码器编码器 集成编码器中最常用的是集成编码器中最常用的是74148和和74147编码器。编码器。74148是一种是一种

21、8-3线优先编码器，它有线优先编码器，它有8个输入信号个输入信号(xnho)，3位输出信号位输出信号(xnho)，允许多个输入信，允许多个输入信号号(xnho)同时有效，但只对其中优先级别最高的有效输入信号同时有效，但只对其中优先级别最高的有效输入信号(xnho)编码，而对级别较低的不响编码，而对级别较低的不响应，常用于优先中断系统和键盘编码。应，常用于优先中断系统和键盘编码。74147为专门针对十进制数字进行编码的编码器。为专门针对十进制数字进行编码的编码器。74148的逻辑的逻辑(lu j)符号和引脚图如图符号和引脚图如图 第39页/共57页第四十页，共57页。74148的逻辑的逻辑(lu

22、 j)功能表如表功能表如表 第40页/共57页第四十一页，共57页。【例】试用【例】试用(shyng)两片两片74148将将8-3线优先编码器扩展成线优先编码器扩展成4-16线优先编码线优先编码器。器。第41页/共57页第四十二页，共57页。 74147的逻辑的逻辑(lu j)功能是将功能是将0十个数字转换成它的十个数字转换成它的8421BCD码的输出，码的输出，其逻辑其逻辑(lu j)符号如图所示，功能表如表所示。符号如图所示，功能表如表所示。 74147芯片的使用芯片的使用(shyng)中需注意的是，其能对中需注意的是，其能对0十个数字进行编码，但其输入信号只十个数字进行编码，但其输入信号

23、只有有9个，为个，为1，对于输入信号，对于输入信号0实际上为隐含输入，当实际上为隐含输入，当1输入都无效时，输出编码为输入都无效时，输出编码为0的的BCD编码输出。编码输出。 第42页/共57页第四十三页，共57页。6.4.3 译码器译码器译码是编码的逆过程。译码是将特定含义的二进制代码转换为对应的输出信号或另一种形式译码是编码的逆过程。译码是将特定含义的二进制代码转换为对应的输出信号或另一种形式的代码。能实现译码功能的代码。能实现译码功能(gngnng)的电路叫做译码器。的电路叫做译码器。译码器通常有三种：地址译码器、二译码器通常有三种：地址译码器、二-十进制译码器和显示译码器。十进制译码器

24、和显示译码器。1地址地址(dzh)译码器译码器地址译码器是将地址译码器是将n个地址码输入翻译成对应个地址码输入翻译成对应(duyng)的的2n个输出信号。最常见的是个输出信号。最常见的是3-8线译码器线译码器74138，此外还有，此外还有2-4线译码器线译码器74139，4-16线译码器线译码器74154等。等。第43页/共57页第四十四页，共57页。74138逻辑功能表逻辑功能表第44页/共57页第四十五页，共57页。【解】 首先将逻辑函数转换成标准(biozhn)与或式，并写成最小项的形式，然后将表达式中出现的最小项在译码器的输出端引出来相与非，就可以得到函数F。 A B C 1 0 0第

25、45页/共57页第四十六页，共57页。2二二-十进制译码器十进制译码器二二-十进制译码器的逻辑功能是将四位十进制译码器的逻辑功能是将四位BCD码翻译成码翻译成10个十进制数码，这种译个十进制数码，这种译码器有四个输入端，十个输出端。若译码器有四个输入端，十个输出端。若译码结果为低电平有效，则输入一组二进码结果为低电平有效，则输入一组二进制代码制代码(di m)，则相对应的输出端为，则相对应的输出端为0，其余输出端为，其余输出端为1，故常又可称为，故常又可称为4-10线译码器。线译码器。 7442的逻辑符号如的逻辑符号如图图 第46页/共57页第四十七页，共57页。3.数字数字(shz)显示译码

26、器显示译码器在数字系统中，通常需要将某些数字、文字、符号直观地显示出来。数字显示电路通常由译码器、驱在数字系统中，通常需要将某些数字、文字、符号直观地显示出来。数字显示电路通常由译码器、驱动电路和显示器组成。动电路和显示器组成。 目前常用的显示器有发光目前常用的显示器有发光(f un)二极管（二极管（LED管）、荧光数码管和液晶显示器（管）、荧光数码管和液晶显示器（LCD管）等。管）等。我们以七段发光我们以七段发光(f un)二极管为例，介绍显示电路的基本工作原理。二极管为例，介绍显示电路的基本工作原理。 七段发光七段发光(f un)二极管的形状示意图，它由七二极管的形状示意图，它由七个发光个发光(f un)二极管组合而成，分为共阴和共二极管组合而成，分为共阴和共阳两种接法。阳两种接法。 第47页/共57页第四十八页，共57页。七段显示七段显示(xinsh)译码器的译码器的作用是将输入的二进制码转作用是将输入的二进制码转换为七段数码管的段码。常换为七段数码管的段码。常见的七段显示见的七段显示(xinsh)译码译码器有器有7447和和7448第48页/共57页第四十九页，共57页。6.4.4 数据数据(shj)选择器选择器