数字电子钟的设计

1、安 康 学 院电子技术课程设计报告书课题名称：数字电子钟的设计姓 名：薛 挺学 号：2011222430院 系：电子与信息工程系专 业：电子与信息工程指导教师：崔智军 陈颖时 间：2013年6月24课程设计项目成绩评定表一、设计任务及要求：1、设计任务：设计一个数字电子钟。2、要 求：1、 电子时钟能够显示“时”、“分”、“秒”。2、 能够实现对“时”、“分”、“秒”的校时。指导教师签名： 年 月 日 二、指导教师评语：指导教师签名： 年 月 日 三、成绩评定：指导教师签名： 年 月 日四、系部意见：系部盖章： 年 月 日设计项目成绩评定表电子与信息工程系 2013年6月 课程设计报告书目录设

2、计报告书目录一、设计目的1二、设计思路1三、设计过程13.1、系统方案论证13.2、模块电路设计2四、系统调试与结果5五、主要元器件与设备6六、课程设计体会与建议66.1、设计体会66.2、设计建议7七、参考文献7数字电子钟的设计一、设计目的1、 熟悉集成电路的引脚安排。2、 掌握芯片的逻辑功能及使用方法。3、 了解面包板结构及其接线方法。4、 了解数字电子钟的组成及工作原理。5、 熟悉数字电子钟的设计与制作。二、设计思路1、 设计秒信号发生器电路。2、 设计秒、分、时计数器电路。3、 设计秒、分、时校正电路。 三、设计过程3.1、系统方案论证数字电子钟总体方框图如图1所示。译码、显示译码、显

3、示译码、显示24进制计数器六十进制计数器六十进制计数器校时校分校秒校时控制校分控制晶体振荡器校秒控制分频器 图图1 数字电子钟的原理框图其工作原理为：接通电源后，秒计数到六十后，对“分计数器”送入一个脉冲，进行分计数，分计数到六十后，对“时计数器”送入一个脉冲， “时计数器”是24进制计数器，实现对一天24小时计数。电子钟的显示由计数器、译码器经数码管实现。校时电路分为秒校时、分校时和秒校时，分别由开关控制。3.2、各部分电路设计秒信号发生电路如图2所示。图2秒信号发生电路该电路工作原理：秒脉冲发生器主要由555 定时器和一些电阻电容构成原理是利用555 定时器的特性􀆤通过电

4、容的充放电使VC 在高􀆤低电平之间转换其中555 定时器的高、低电平的门阀电压分别是2/3VCC 和1/3VCC，当电容器充电使VC 的电压大于2/3VCC 则VC 就为高电平，然而由于反馈作用又会使电容放电，当VC 小于1/3VCC 时，VC 就为低电平，同样由于反馈作用又会使电容充电。通过555 定时器的这一性质我们就可以通过计算使他充放电的周期刚好为1S，这样我们就会得到1HZ 的信号。由于我们要得到1HZ 的信号，所以我们就可以通过555 定时器充放电一次所需的时间的公式，将那时间设为1S，然后设定两个电阻计算出另外那个电容值，在设定电阻值时我们要记住将电阻值设为比较

5、常用的那种电阻值，得到的电容值也尽可能让它是比较普遍使用的，这样就避免了在实际组装过程中很难买到当初设定的那电阻和计算出 的电容。，经公式：可得近似为1HZ。二十四进制计数器电路如图3所示脉冲开关图3二十四进制计数器电路清零开关利用2 片74ls90 芯片构成24 进制计数器。一片构成二进制计数器，一片构成四进制计数器。由于74ls90 芯片清零是由两个清零端控制的，所以当第24 个脉冲到来时，第一片74ls90芯片的QB为高电平，第二片74ls90 芯片的Qb 为高电平，让第一片74ls90 芯片的QB 与两片芯片的Ro1 相连，让第二片74ls90 芯片的QC 与两片芯片的Ro2 相连，当

6、第24 个脉冲到来时就会进行异步清零。如此循环就会构成24 进制计数器。当清零开关接低电平时，计数器正常工作，当清零开关接高电平时，计数器处于清零状态。六十进制计数器电路如图4所示图4六十进制计数器电路清零开关脉冲开关利用2 片74ls90 芯片连接成一个六十进制电路，电路可从059 显示，第一片74ls90芯片构成10 进制计数器，第二片74ls90 芯片构成6 进制计数器。74ls90具有异步清零功能。在第一片74ls90 构成的十进制计数器中，当第十个脉冲时，此时他的四级触发器的状态为“1001”，这时他就会自动清零，同时给二片74ls90 构成的6 进制计数器进一，第六个脉冲进位到来时

7、，此时第二片74ls90 芯片的触发器的状态为“0110”，这时QB,QC 均为高电平，将QB 与R相连，将Ro2 与Qc 相连，就会进行异步清零。如此循环就会构成60 进制计数器。接进位输入端端4.校准电路接进位输出端图5校准电路数字钟电路由于秒信号的精确性和稳定性不可能坐到完全准确无误，又因为电路中其他的原因数字钟总会产生走时误差的现象。所以，电路中就应该有校准时间功能的电路。在这次设计中教时电路用的是一个RS 基本触发器的单刀双置开关，每搬动开关一次产生一个计数脉冲，实现校时功能。利用两个六十进制和一个二十四进制连接成一个时、分、秒进位的电路总图,如图6所示。图6电路总图四、系统调试与结

8、果1、 用示波器观察晶体振荡器分频后获得的秒脉冲信号；2、 计数器的清零控制端接高电平，看数码管闲事是否为零；3、 计数器的清零端接低电平，打开校准电路的开关S1、S2、S3，看数码管显示的数字是否都是对秒脉冲进行计数；4、 计数器的清零端接地，断开校准电路和计数器的连接，把秒脉冲直接加到秒计数器的输入端，看秒和分计数器是否为60进制计数，时计数器是否为24进制计数；5、 电路重新连接好，计数器清零端接地，调试整个电路，知道时钟能够准确计时、校准。五、主要元器件与设备电路主要元器件如图表1所示 表1 元器件清单元器件数量（个/块）74LS90D集成芯片6LM555CM集成芯片1电阻（阻值不同）

9、6电容2与非门65V电源6数码管显示器6Multisim仿真软件六、课程设计体会与建议6.1、设计体会 通过这次数字时钟电路的设计，我觉得要想更好地完成电路的设计首先必须了解设计电路的电路原理图，对电路的各部分结构与其对应的功能搞清楚，并且要求对各部分电路的器件特点功能熟练掌握，这也就要求对数字逻辑电路和模拟电路的相关只是要牢固正握；其次要对Multisim熟悉，这样才能更好更快的完成设计任务。查阅相关资料和文献也是非常重要的要会通过网络和书籍行之有效的搜集到在于自己问题相关的资料；最后要有持之以恒的耐心去对待自己的实验任务，遇到不懂得问题要勤于思考，思考问题的根本原因，并且要及时请教老师和同学。在这次数字时钟的设计当中，让我最难以忘怀的是校准电路的设计，刚开始设计的电路只能对小时和分进行校时，如果对秒进行校时就需要增加一个开关，而在这个电路当中开关的数量已经很多了，这种电路是不完善的，而且操作起来也不方便，所以电路也存在不足之处，也需要改进。材料当中的器件有时候在Multisim中不存在这就需要进行替换，所以对数字电路的熟悉程度是完成这个实验的重要一部分。6.2、设计建议在做实验当中，有些电子器件在Multisim中无法找到，希望老师能够讲解替换电子器件的原理，这样便于理解实验设计的思路和方法。七、参考文献1 杨志忠. 电子技术基础.