机械微机原理与接口技术课件第5章 存储器

1、第第5 5章章 存储器存储器第第5章章 存储器存储器随机存储器（随机存储器（RAM）5.2存储器的设计方法存储器的设计方法5.4半导体存储器半导体存储器5.1只读存储器（只读存储器（ROM）5.3第第5章章 存储器存储器存储器是计算机内部具有记忆功能的部件，是微型计算存储器是计算机内部具有记忆功能的部件，是微型计算机系统中必不可少的组成部分，用来存放计算机系统工作时机系统中必不可少的组成部分，用来存放计算机系统工作时所用的信息所用的信息程序和数据。程序和数据。 存储器根据在计算机系统中的地位可分为内存储器（简存储器根据在计算机系统中的地位可分为内存储器（简称内存）或主存储器（简称主存）和外存储

2、器（简称外存）称内存）或主存储器（简称主存）和外存储器（简称外存）或辅助存储器（简称辅存）。或辅助存储器（简称辅存）。 内存储器通常由半导体存储器组成，本章主要介绍半导内存储器通常由半导体存储器组成，本章主要介绍半导体存储器。体存储器。 第第5章章 存储器存储器存储器存储器内存储器内存储器外存储器外存储器磁存储器（磁芯、磁鼓、磁带、磁盘等）磁存储器（磁芯、磁鼓、磁带、磁盘等）光存储器光存储器随机存储器随机存储器RAM只读存储器只读存储器ROM双极型双极型RAMMOS型型RAM掩模掩模ROM 可编程可编程PROM可擦除可擦除PROMEPROME2PROMF L A S H ROM静态静态RAM动

3、态动态RAM图图5-1 5-1 存储器的分类存储器的分类第第5章章 存储器存储器随机存储器（随机存储器（RAM）5.2存储器的设计方法存储器的设计方法5.4半导体存储器半导体存储器5.1只读存储器（只读存储器（ROM）5.3第第5章章 存储器存储器5.1 半导体存储器半导体存储器半导体存储器是一种能存储二值信息的大规模集成电路，半导体存储器是一种能存储二值信息的大规模集成电路，具有集成度高、体积小、可靠性高、外围电路简单且易于接具有集成度高、体积小、可靠性高、外围电路简单且易于接口、便于自动化批量生产等特点。口、便于自动化批量生产等特点。 5.1.1 概述概述 半导体存储器内部的存储单元分配了

4、相应的地址。半导体存储器内部的存储单元分配了相应的地址。 CPU通过数据总线、地址总线和控制总线与内存储器通过数据总线、地址总线和控制总线与内存储器（半导体存储器）进行程序和数据的传送。（半导体存储器）进行程序和数据的传送。 第第5章章 存储器存储器1内存储器的基本结构内存储器的基本结构CPU控制总线控制总线数据总线数据总线地址总线地址总线时序时序/控制控制存储体存储体MBMARMDR地地址址译译码码器器读读写写驱驱动动器器图图5-2 内存储器的基本结构内存储器的基本结构第第5章章 存储器存储器2存储器中的数据组织存储器中的数据组织计算机系统中，作为一个整体一次存放或取出内存储器计算机系统中，

5、作为一个整体一次存放或取出内存储器的数据称为的数据称为“存储字存储字” 。在现代计算机系统中，特别是微机系统中，内存储器一在现代计算机系统中，特别是微机系统中，内存储器一般都以字节编址，即一个存储地址对应一个般都以字节编址，即一个存储地址对应一个8位的存储单元，位的存储单元，叫做叫做字节单元字节单元。 在在Intel80X86系统中，系统中，16位存储字或位存储字或32位存储字的地址位存储字的地址是是2个或个或4个字节单元中最低端的字节单元的地址，而此最低个字节单元中最低端的字节单元的地址，而此最低端字节单元中存放的是端字节单元中存放的是32位字中最低位字中最低8位。位。 第第5章章 存储器存

6、储器例如，例如，32位存储字位存储字12345678H存放在内存中的情况如图存放在内存中的情况如图5-3所示，占有所示，占有30100H30103H 4个地址的字节单元，其中个地址的字节单元，其中最低字节最低字节78H存放在存放在30100H中，则该中，则该32位存储字的地址即位存储字的地址即30100H。 30100H30103H78H56H34H12H图图5-3 5-3 X86系统中系统中3232位存储字的存放情况位存储字的存放情况第第5章章 存储器存储器5.1.2 半导体存储器的分类半导体存储器的分类半导体存储器按照存取功能可以分为随机存储器和只读半导体存储器按照存取功能可以分为随机存储

7、器和只读存储器两大类。存储器两大类。1.随机存储器（随机存储器（Random Access Memory，简称，简称RAM）RAM在在CPU执行程序中就可以随时向存储器里写入数据或从中读执行程序中就可以随时向存储器里写入数据或从中读出数据。出数据。 2.只读存储器（只读存储器（Read-Only Memory，简称，简称ROM） ROM正常工作状态下只能从中读取数据，而不能写入数据。正常工作状态下只能从中读取数据，而不能写入数据。 ROM的优点是电路结构简单，而且断电以后数据也不丢失的优点是电路结构简单，而且断电以后数据也不丢失 。第第5章章 存储器存储器5.1.3 半导体存储器的主要技术指标

8、半导体存储器的主要技术指标1存储容量存储容量存储容量指存储器所能存放二值信息有多少个，存储容存储容量指存储器所能存放二值信息有多少个，存储容量越大，说明它能存储的信息量越多。量越大，说明它能存储的信息量越多。 存储器中的一个基本存储单元能存储二进制数据的位数存储器中的一个基本存储单元能存储二进制数据的位数（也就是每次可以读（写）的二值代码位数）叫做（也就是每次可以读（写）的二值代码位数）叫做存储器的存储器的字长字长；存储器中基本存储单元的数量，也就是输入地址代码；存储器中基本存储单元的数量，也就是输入地址代码的数量，叫做的数量，叫做存储器的字数存储器的字数，所以存储器的存储容量就是该，所以存储

9、器的存储容量就是该存储器字数与字长的乘积。存储器字数与字长的乘积。 第第5章章 存储器存储器2存取时间存取时间存储器的存取时间一般用读（或写）周期来描述，连续存储器的存取时间一般用读（或写）周期来描述，连续两次读取（或写入）操作所间隔的最短时间称为读（或写）两次读取（或写入）操作所间隔的最短时间称为读（或写）周期。读（或写）周期短，即存取时间短，存储器的工作速周期。读（或写）周期短，即存取时间短，存储器的工作速度就高。度就高。 3可靠性可靠性存储器的可靠性一般是指存储器对电磁场及温度等参数存储器的可靠性一般是指存储器对电磁场及温度等参数变化的抗干扰能力，通常用平均无故障时间变化的抗干扰能力，通

10、常用平均无故障时间MTBF（Mean Time Between Failures）来衡量，）来衡量，MTBF越长，存储器的可靠越长，存储器的可靠性越高。性越高。第第5章章 存储器存储器4功耗和集成度功耗和集成度功耗反映存储器耗电的多少，集成度是指一片数平方毫功耗反映存储器耗电的多少，集成度是指一片数平方毫米的芯片上能集成多少个基本存储元件。双极型存储器功耗米的芯片上能集成多少个基本存储元件。双极型存储器功耗比比MOS型存储器大，发热的程度也高，所以双极型存储器型存储器大，发热的程度也高，所以双极型存储器的集成度比的集成度比MOS型存储器低。型存储器低。5性能价格比性能价格比存储器的综合性能指标

11、包括以上几项，存储器的成本在存储器的综合性能指标包括以上几项，存储器的成本在计算机成本中占很大比重。存储器的性能价格比反映了存储计算机成本中占很大比重。存储器的性能价格比反映了存储器选择方案的优劣。器选择方案的优劣。 第第5章章 存储器存储器随机存储器（随机存储器（RAM）5.2存储器的设计方法存储器的设计方法5.4半导体存储器半导体存储器5.1只读存储器（只读存储器（ROM）5.3第第5章章 存储器存储器5.2 随机存储器（随机存储器（RAM）5.2.1 RAM芯片的内部结构芯片的内部结构随机存储器一般由存储矩阵、地址译码器和输入随机存储器一般由存储矩阵、地址译码器和输入/输出输出控制电路三

12、部分组成，如图所示。控制电路三部分组成，如图所示。 存储矩阵存储矩阵地址译码器地址译码器地址输入地址输入控制信号输入控制信号输入输入输入/ /输出控制电路输出控制电路数据输入数据输入/ /输出输出第第5章章 存储器存储器1存储矩阵存储矩阵一个存储器内有许多字存储单元，一般按矩阵形式排列，一个存储器内有许多字存储单元，一般按矩阵形式排列，排成排成n行和行和m例。例。 X31A4A3A2A1A0Y7Y0Y1X0X1列地址译码器列地址译码器行地址译码器行地址译码器A7 A6 A5第第5章章 存储器存储器2地址译码器地址译码器通过地址译码器对输入地址进行译码输出选择相应的地通过地址译码器对输入地址进行

13、译码输出选择相应的地址单元。址单元。在大容量存储器中，一般采用双译码结构，即有行地址在大容量存储器中，一般采用双译码结构，即有行地址和列地址，分别由行地址译码器和列地址译码器译码。行地和列地址，分别由行地址译码器和列地址译码器译码。行地址和列地址共同决定一个地址单元。址和列地址共同决定一个地址单元。地址单元个数地址单元个数N与二进制地址码的位数与二进制地址码的位数n有以下关系有以下关系 N=2n即即2n个存储单元需要个存储单元需要n位（二进制）地址。位（二进制）地址。3输入输出控制输入输出控制RAM中的输入输出控制电路除了对存储器实现读或写中的输入输出控制电路除了对存储器实现读或写操作的控制外

14、，为了便于控制，还需要一些其他控制信号。操作的控制外，为了便于控制，还需要一些其他控制信号。图图5-6给出了一个简单输入给出了一个简单输入/输出控制电路，他不仅有读输出控制电路，他不仅有读/写写控制信号控制信号R/ ，还有片选控制信号，还有片选控制信号 。 WCSDDG2G1G3G4G5R/WI/O&CS第第5章章 存储器存储器5.2.2 RAM存储元件存储元件存储元件是存储器的最基本细胞，它可以存放一位二进存储元件是存储器的最基本细胞，它可以存放一位二进制数据。按工作原理不同可以分为静态存储元件和动态存储制数据。按工作原理不同可以分为静态存储元件和动态存储元件。元件。 1静态静态RA

15、M中存储元件中存储元件 静态静态RAM靠触发器保存数据，存取速度快，只要不断靠触发器保存数据，存取速度快，只要不断电，数据就能长久保存。电，数据就能长久保存。一般静态一般静态RAM 的集成度较低，成本较高。的集成度较低，成本较高。第第5章章 存储器存储器数据线数据线存储元件存储元件位线位线B行选择线行选择线XiVDDVDDT3T4T1T2T6T5T8T7Yj列选择线列选择线DD图图5-7 六管静态存储元件六管静态存储元件 第第5章章 存储器存储器2动态动态RAM中存储元件中存储元件动态动态RAM存储数据的原理是靠存储数据的原理是靠MOS管栅极电容的电荷管栅极电容的电荷存储效应，充上电荷存入存储

16、效应，充上电荷存入“1”，未充电荷存入，未充电荷存入“0”。由于漏电流的存在，栅极电容上存储的数据（电荷）不由于漏电流的存在，栅极电容上存储的数据（电荷）不能长期保持，必须定期给电容补充电荷，以免数据能长期保持，必须定期给电容补充电荷，以免数据丟丟失，这失，这种操作称为刷新或再生。种操作称为刷新或再生。 在硬件系统中也得设置相应的刷新电路来完成动态在硬件系统中也得设置相应的刷新电路来完成动态RAM 的刷新，这的刷新，这 样一来无疑增加了硬件系统的复杂程度样一来无疑增加了硬件系统的复杂程度 。第第5章章 存储器存储器存储存储元件元件行选择线行选择线Xi写位线写位线读位线读位线T3T2CT11&a

17、mp;VDDR/WT5T4DIDOYj列选择线列选择线图图5-8 三管动态存储元件三管动态存储元件 第第5章章 存储器存储器5.2.3 RAM操作的时序操作的时序为保证存储器正确地工作，加到存储器的地址、数据和为保证存储器正确地工作，加到存储器的地址、数据和控制信号之间存在一种时间制约关系，把这种关系叫做时序。控制信号之间存在一种时间制约关系，把这种关系叫做时序。 1 RAM读操作时序读操作时序tRC读出单元地址读出单元地址ADDRCStACSI/O读出数据读出数据tAA第第5章章 存储器存储器2 RAM写操作时序写操作时序tWC写入单元地址写入单元地址ADDRCSR/WI/OtAStWPtW

18、R写入数据写入数据tDWtDH第第5章章 存储器存储器5.2.4 集成集成RAM芯片介绍芯片介绍 1SRAM芯片芯片6264l存储容量：存储容量：8K8位位 l引脚数：引脚数：28条条l地址线：地址线：13条条l数据线：数据线：8条条l控制线：控制线：4条条l电源线：电源线：2条条NC1A122A73A64A55A46A37A28A19A010I/O0111213GND1415I/O416I/O517I/O618I/O719CE120A1021OE22A1123A924A825CE226WE27VCC286264I/O1I/O2I/O3第第5章章 存储器存储器引脚引脚工作方式工作方式 1 1

19、2 2I/OI/O7 7I/OI/O0 0未选中未选中V VIHIH任意任意任意任意任意任意高阻高阻任意任意V VILIL输出禁止输出禁止V VILILV VIHIHV VIHIHV VIHIH高阻高阻读出读出V VILILV VIHIHV VILILV VIHIHD DOUTOUT写入写入V VILILV VIHIHV VIHIHV VILIL D DININ6264工作方式工作方式 通过控制信号组合可以实现通过控制信号组合可以实现6264的读写等工作方式。的读写等工作方式。CECEOEWE第第5章章 存储器存储器2 TMM41256 TMM41256是是256K1位的位的DRAM芯片。由于

20、芯片。由于DRAM集集成度高，存储容量大，因此需要的地址引线就多。成度高，存储容量大，因此需要的地址引线就多。DRAM一一般都采用行、列地址分时输入芯片内部地址锁存器的方法，般都采用行、列地址分时输入芯片内部地址锁存器的方法，为减少芯片外部引线数量，从而外部地址线数量减少一半。为减少芯片外部引线数量，从而外部地址线数量减少一半。 A8A0WECASRASDOUTDIN第第5章章 存储器存储器随机存储器（随机存储器（RAM）5.2存储器的设计方法存储器的设计方法5.4半导体存储器半导体存储器5.1只读存储器（只读存储器（ROM）5.3第第5章章 存储器存储器5.3 只读存储器（只读存储器（ROM

21、）5.3.1 ROM芯片的内部结构芯片的内部结构 存储矩阵存储矩阵地址译码器地址译码器地址输入地址输入输出控制电路输出控制电路数据输出数据输出控制信号输入控制信号输入第第5章章 存储器存储器5.3.2 集成集成ROM芯片介绍芯片介绍12764的引脚功能的引脚功能 地址线：共地址线：共13条；条；数据线：共数据线：共8条，存储容量条，存储容量8KB；控制线：片选和输出选通；控制线：片选和输出选通；VCC：电源；：电源；VPP：编程电源；：编程电源；GND：地线；：地线；PGM：为编程脉冲输入线；：为编程脉冲输入线；VPP1A122A73A64A55A46A37A28A19A010D0111213

22、GND1415D416D517D618D719CE20A1021OE22A1123A924A825NC26PGM27Vcc282764D1D2D3第第5章章 存储器存储器22764的工作方式的工作方式（1）读出方式）读出方式2764的主要工作方式。片选信号和输出允许信号都为低的主要工作方式。片选信号和输出允许信号都为低电平。电平。（2）维持方式）维持方式当片选信号为无效，就使芯片进入维持方式。此时数据当片选信号为无效，就使芯片进入维持方式。此时数据线处于高阻状态，芯片功耗降为线处于高阻状态，芯片功耗降为200 mW。（3）编程方式）编程方式当片选信号有效，输出允许信号无效，当片选信号有效，输出

23、允许信号无效，VPP端外接端外接25V电压，编程脉冲端编程脉冲，即可实现编程。电压，编程脉冲端编程脉冲，即可实现编程。第第5章章 存储器存储器（4）检验方式）检验方式此方式和编程方式配合使用，在每次写入此方式和编程方式配合使用，在每次写入1个字节数据个字节数据之后，紧接着将写入的数据读出，为检验编程结果是否正确。之后，紧接着将写入的数据读出，为检验编程结果是否正确。各信号状态类似读出方式，但各信号状态类似读出方式，但VPP在编程电压。在编程电压。（5）禁止编程）禁止编程VPP接编程电压，但片选为无效，不能进行编程操作。接编程电压，但片选为无效，不能进行编程操作。EPROM与与CPU连接时处于正

24、常工作方式，处于读出方连接时处于正常工作方式，处于读出方式或维持方式；式或维持方式；EPROM与编程器连接时，处于编程、检验与编程器连接时，处于编程、检验或禁止编程方式。或禁止编程方式。 第第5章章 存储器存储器 引脚引脚 工作方式工作方式(20)(20)(22)(22)(27)(27)VppVpp/V/V(1)(1)VccVcc/V/V(28)(28)输出输出读出读出LLH+5+5+5+5D DOUTOUT维持维持H任意任意任意任意+5+5+5+5高阻高阻编程编程LH正脉冲正脉冲+25+25+5+5D DININ检验检验LLH+25+25+5+5D DOUTOUT禁止编程禁止编程H任意任意任

25、意任意+25+25+5+5高阻高阻CEOEPGM表表5-3 27645-3 2764工作方式选择工作方式选择第第5章章 存储器存储器随机存储器（随机存储器（RAM）5.2存储器的设计方法存储器的设计方法5.4半导体存储器半导体存储器5.1只读存储器（只读存储器（ROM）5.3第第5章章 存储器存储器5.4 存储器的设计方法存储器的设计方法用若干片存储器芯片和相关组合逻辑电路构成存储器子用若干片存储器芯片和相关组合逻辑电路构成存储器子系统的方法叫做系统的方法叫做存储器的设计方法存储器的设计方法。在进行存储器设计时，要考虑所设计的问题在进行存储器设计时，要考虑所设计的问题l存储器特性存储器特性l数

26、据线条数数据线条数l存储器容量存储器容量l存储器地址空间存储器地址空间l读写时间读写时间 . 第第5章章 存储器存储器5.4.1 存储器芯片的选择存储器芯片的选择1存储器芯片类型的选择存储器芯片类型的选择 ROM和和RAM的选择的选择 速度速度 性价比性价比2存储器芯片容量的选择存储器芯片容量的选择 根据给定总设计容量选择根据给定总设计容量选择 3存储器芯片数据线条数的选择存储器芯片数据线条数的选择 根据根据CPU的数据总线条数来选择的数据总线条数来选择第第5章章 存储器存储器5.4.2 存储器容量的扩展存储器容量的扩展由于单片存储器芯片的容量有限，很难满足实际的需要，由于单片存储器芯片的容量

27、有限，很难满足实际的需要，因此，必须将若干存储器芯片连在一起才能组成足够容量的因此，必须将若干存储器芯片连在一起才能组成足够容量的存储器子系统，这就叫做存储器子系统，这就叫做存储器容量的扩展存储器容量的扩展按扩展方式不同主要分为按扩展方式不同主要分为l位扩展l字扩展第第5章章 存储器存储器1位扩展位扩展将多片将多片ROM或或RAM组合成位数更多的存储器。位扩展组合成位数更多的存储器。位扩展的方法十分简单，只需把相同类型的存储器芯片的地址线、的方法十分简单，只需把相同类型的存储器芯片的地址线、片选线、读写控制线都并联起来，数据端单独引出即可。片选线、读写控制线都并联起来，数据端单独引出即可。 用

28、用8片容量为片容量为1K1b芯片扩充为芯片扩充为1K8b的存储器，每个的存储器，每个芯片有芯片有10根地址线，把根地址线，把8片芯片的地址线都并联起来，片芯片的地址线都并联起来，8个芯个芯片共用一个片选线和读写控制线，每个芯片的数据线单独连片共用一个片选线和读写控制线，每个芯片的数据线单独连接。接。 第第5章章 存储器存储器D7I/O1K1bA9A0CSR/WA0A9R/WCSD1I/O1K1bA9A0CSR/WD0I/O1K1bA9A0CSR/W图图5-16 5-16 存储器的位扩展存储器的位扩展第第5章章 存储器存储器2字扩展字扩展字扩展实际就是存储容量的扩展，将多片存储器芯片接字扩展实际

29、就是存储容量的扩展，将多片存储器芯片接成一个字数更多的存储器成一个字数更多的存储器 。字扩展时将存储器芯片的地址。字扩展时将存储器芯片的地址线、数据线、读写控制线并联，由不同的片选信号来区分各线、数据线、读写控制线并联，由不同的片选信号来区分各个存储器芯片所占据的不同地址空间范围。个存储器芯片所占据的不同地址空间范围。 用用4片片16K8bROM芯片组合成芯片组合成64K8bROM存储器，存储器，把每片把每片16K8b存储器有存储器有14根地址线，根地址线，8根数据线都并联起根数据线都并联起来，来，4个芯片共用一个片选线和数据输出允许控制线，片选个芯片共用一个片选线和数据输出允许控制线，片选线

30、与线与2-4译码器译码器74LS139的输出端连接。的输出端连接。 第第5章章 存储器存储器图图5-17 5-17 存储器的字扩展存储器的字扩展D7OEA13A0CSOEA0A13CS0D0A13A0CSOED016K8b（1）A13A0CSOED7A13A0CSOED0D7D0D7D0D7CS1CS2CS32-42-4译码器译码器A14A1516K8b（2）16K8b（3）16K8b（4）第第5章章 存储器存储器如果存储器芯片的数据位数和字数都不够用时，存储器如果存储器芯片的数据位数和字数都不够用时，存储器需要字扩展和位扩展同时进行。需要字扩展和位扩展同时进行。假设需要存储容量为假设需要存储

31、容量为MN位存储器，若使用存储器容位存储器，若使用存储器容量为量为KL位的存储器芯片进行字位扩展，那么需要位的存储器芯片进行字位扩展，那么需要M/KN/L个该存储器芯片。个该存储器芯片。连接时先按连接时先按N/L个该存储器芯片分组进行位扩展方式连个该存储器芯片分组进行位扩展方式连接，然后再把各组存储器芯片按字扩展方式连接，这样便构接，然后再把各组存储器芯片按字扩展方式连接，这样便构成了存储容量为成了存储容量为MN位存储器。位存储器。第第5章章 存储器存储器5.4.3 存储器与存储器与CPU的连接的连接CPU对存储器进行访问时，首先要在地址总线上发地址对存储器进行访问时，首先要在地址总线上发地址

32、信号，选择要访问的存储单元，还要向存储器发出读信号，选择要访问的存储单元，还要向存储器发出读/写控写控制信号，最后在数据总线上进行信息交换。制信号，最后在数据总线上进行信息交换。因此，存储器与因此，存储器与CPU的连接实际上就是存储器与三总线的连接实际上就是存储器与三总线中相关信号线的连接。中相关信号线的连接。第第5章章 存储器存储器1存储器与控制总线的连接存储器与控制总线的连接在控制总线中，与存储器相连的信号线为数不多，如在控制总线中，与存储器相连的信号线为数不多，如8086/8088 CPU最小方式下的最小方式下的M/IO(8088为为IO/M)、RD和和WR，最大方式下的最大方式下的MR

33、DC、MWTC、IORC和和IOWC等，连接也等，连接也非常简单，有时这些控制线非常简单，有时这些控制线(如如M/IO)也与地址线一同参与地也与地址线一同参与地址译码，生成片选信号。址译码，生成片选信号。 第第5章章 存储器存储器2存储器与数据总线的连接存储器与数据总线的连接对于不同型号的对于不同型号的CPU，数据总线的数目不一定相同，连，数据总线的数目不一定相同，连接时要特别注意。接时要特别注意。8086CPU的数据总线有的数据总线有16根，其中高根，其中高8位数据线位数据线D15 D8接存储器的高位体接存储器的高位体(奇地址体奇地址体)，低，低8位数据线位数据线D7 D0接存储器接存储器的

34、低位体的低位体(偶地址体偶地址体)，根据，根据(选择奇地址体选择奇地址体)和和A0(选择偶地址选择偶地址体体)的不同状态组合决定对存储器做字操作还是字节操作。的不同状态组合决定对存储器做字操作还是字节操作。8位机和位机和8088CPU的数据总线有的数据总线有8根，存储器为单一存储根，存储器为单一存储体组织，没有高低位体之分，故数据线连接较简单。体组织，没有高低位体之分，故数据线连接较简单。 第第5章章 存储器存储器3存储器与地址总线的连接存储器与地址总线的连接可以根据所选用的存储器芯片地址线的多少，把可以根据所选用的存储器芯片地址线的多少，把CPU的的地址线分为芯片外（指存储器芯片）地址和芯片

35、内地址，片地址线分为芯片外（指存储器芯片）地址和芯片内地址，片外地址经地址译码器译码后输出，作为存储器芯片的片选信外地址经地址译码器译码后输出，作为存储器芯片的片选信号，用来选中号，用来选中CPU所要访问的存储器芯片。片内地址线直接所要访问的存储器芯片。片内地址线直接接到所要访问的存储器芯片的地址引脚，用来直接选中该芯接到所要访问的存储器芯片的地址引脚，用来直接选中该芯片中的一个存储单元。连接时只需片中的一个存储单元。连接时只需CPU相应数目的低位地址相应数目的低位地址总线与存储芯片的地址线引脚相连，片选信号通常要由总线与存储芯片的地址线引脚相连，片选信号通常要由CPU高位地址总线经译码电路生

36、成。高位地址总线经译码电路生成。 第第5章章 存储器存储器5.4.4 存储器地址空间的分配方法存储器地址空间的分配方法8086/8088 CPU有有20根地址线，那么可以寻找根地址线，那么可以寻找220（1M）个地址空间，分为个地址空间，分为16个逻辑段，每段容量为个逻辑段，每段容量为64KB，需，需16条条地址线。我们所设计的存储器的地址空间处于地址线。我们所设计的存储器的地址空间处于8086/8088 CPU可寻址空间的确切地址范围与可寻址空间的确切地址范围与CPU与存储器的连接方式有与存储器的连接方式有关，采用不同的连接方式就为存储器分配了不同的地址空间。关，采用不同的连接方式就为存储器

37、分配了不同的地址空间。所谓所谓连接方式连接方式主要有存储器地址线的连接和片选线的连主要有存储器地址线的连接和片选线的连接。存储器片选信号的产生一般有两种方法，接。存储器片选信号的产生一般有两种方法，线选法线选法和和译码译码法法。 第第5章章 存储器存储器1线选法线选法所谓线选法就是任取一根存储器内部寻址线以外的高位所谓线选法就是任取一根存储器内部寻址线以外的高位地址线为片选线。地址线为片选线。线选法的优点是电路简单，不需要其他外围器件，体积线选法的优点是电路简单，不需要其他外围器件，体积小，成本低。线选法片选信号的产生不需要地址译码器，只小，成本低。线选法片选信号的产生不需要地址译码器，只用高

38、位地址线与用高位地址线与M进行简单逻辑组合就可以产生有效的片选进行简单逻辑组合就可以产生有效的片选信号。信号。例例5.1 假设某一计算机系统，共有假设某一计算机系统，共有16条地址线，需要外条地址线，需要外接接1KB的的RAM和和1KB的的ROM，要求，要求ROM的地址范围为的地址范围为0000H03FFH、RAM的地址范围为的地址范围为0400H07FFH。第第5章章 存储器存储器A A1010M/IOM/IO&CE 1KB RAMCE 1KB ROM采用采用A10作为片选信号，作为片选信号，A10为为0时选中时选中ROM芯片，芯片，A10为为1时选中时选中RAM芯片，这样芯片，这样

39、ROM芯片的地址范围还是芯片的地址范围还是0000H03FFH，而，而RAM芯片的地址范围就是芯片的地址范围就是0400H07FFH，符合，符合题目要求。题目要求。 第第5章章 存储器存储器2译码法译码法线选法的缺点是存储器的地址空间不连续，不能充分利线选法的缺点是存储器的地址空间不连续，不能充分利用存储空间，每一个存储单元的地址不唯一，这会给程序设用存储空间，每一个存储单元的地址不唯一，这会给程序设计带来一些不方便。所以线选法一般只用于计带来一些不方便。所以线选法一般只用于1或或2片存储芯片片存储芯片的系统中，复杂系统一般采用译码法实现。的系统中，复杂系统一般采用译码法实现。 所谓译码法就是

40、取全部或部分存储器内部寻址线以外的所谓译码法就是取全部或部分存储器内部寻址线以外的高位地址线，通过地址译码器产生片选信号，如果取全部高高位地址线，通过地址译码器产生片选信号，如果取全部高位地址进行地址译码称为全译码法，如果取部分高位地址进位地址进行地址译码称为全译码法，如果取部分高位地址进行译码称为部分译码法。行译码称为部分译码法。第第5章章 存储器存储器地址译码法必须采用地址译码法必须采用地址译码器地址译码器，常用的译码器有，常用的译码器有74LS138、74LS139、74LS154等。以等。以74LS138为例介绍地址译码为例介绍地址译码器的使用和译码法片选信号的实现。器的使用和译码法片

41、选信号的实现。 选择输入端：选择输入端：A、B、C使能端：使能端：G1、G2B、G2A 输出端：输出端：Y0、 Y1 、 Y2 、 Y3 、 Y4 、 Y5、 Y6 、 Y7功能：使能端有效时，由选择输入端确定输哪个输出端功能：使能端有效时，由选择输入端确定输哪个输出端输出有效（低电平）。输出有效（低电平）。第第5章章 存储器存储器输输 入入输输 出出使使 能能选选 择择G G1 12B2B2A2AC CB BA A7 76 65 54 43 32 21 10 0L LH HH HH HH HH HH HH HH HH HH HH HH HH HH HH HH HH HH HH HH HH H

42、H HH HH HH HH HH HL LL LL LL LL LH HH HH HH HH HH HH HL LH HL LL LL LL LH HH HH HH HH HH HH HL LH HH HL LL LL LH HL LH HH HH HH HH HL LH HH HH HL LL LL LH HH HH HH HH HH HL LH HH HH HH HL LL LH HL LL LH HH HH HL LH HH HH HH HH HL LL LH HL LH HH HH HL LH HH HH HH HH HH HL LL LH HH HL LH HL LH HH HH H

43、H HH HH HH HL LL LH HH HH HL LH HH HH HH HH HH HH HGGYYYYYYYY表表5-4 74LS1385-4 74LS138的功能表的功能表第第5章章 存储器存储器例例5.2 假设某一计算机系统，共有假设某一计算机系统，共有20条地址线，如图所条地址线，如图所示，系统中示，系统中4片片4K存储器芯片的片选用译码法实现，列出各存储器芯片的片选用译码法实现，列出各存储器芯片的地址分配。存储器芯片的地址分配。第第5章章 存储器存储器表表5-5 5-5 译码法实现片选的地址分配表译码法实现片选的地址分配表二二 进进 制制 表表 示示十六进制表示十六进制表示

44、A19A18A17A16A15A14A13A12A11 A0A19 A0存储器存储器000010110B000H0BFFFH存储器存储器000010100A000H0AFFFH存储器存储器0000100109000H09FFFH存储器存储器0000100008000H08FFFH第第5章章 存储器存储器5.4.5 存储器设计举例存储器设计举例例例5.3 已知某已知某CPU有有16条地址线（条地址线（A15A0），），8条数据条数据线（线（D7D0）和读写控制线（）和读写控制线（RD、WR）。设计一个）。设计一个32K8b的的RAM存储器子系统，计算各存储器芯片的地址空间。存储器子系统，计算各存

45、储器芯片的地址空间。 方法一、方法一、62256 SRAM芯片实现芯片实现（1）选择芯片种类和数量）选择芯片种类和数量62256 SRAM芯片容量为芯片容量为32K8b，与给定设计的，与给定设计的RAM存储器子系统相同，只需要存储器子系统相同，只需要1片片62256芯片即可。芯片即可。第第5章章 存储器存储器（2）确定芯片用的地址线）确定芯片用的地址线由于由于62256内有内有32K（215）个存储单元，所以其地址线）个存储单元，所以其地址线为为15条，与条，与CPU的低的低15位地址线（位地址线（A14A0）连接。）连接。（3）确定片选方法）确定片选方法由于只采用由于只采用1片存储器芯片，所

46、以片选信号采用线选法片存储器芯片，所以片选信号采用线选法实现，接线简单。片选信号由实现，接线简单。片选信号由CPU的高位地址（存储器芯片的高位地址（存储器芯片不用的地址）提供，在本例中，已知不用的地址）提供，在本例中，已知CPU提供提供16条地址线，条地址线， 62256芯片占用了低芯片占用了低15位地址线（位地址线（A14A0），可选用），可选用A15作为作为片选线。片选线。 第第5章章 存储器存储器（4）画出逻辑原理图）画出逻辑原理图 （5）计算存储器芯片的地址空间）计算存储器芯片的地址空间6225632K8bA15CEA14A0D7D0WEOEWRRD第第5章章 存储器存储器方法二、方法

47、二、6264SRAM芯片实现芯片实现（1）选择芯片种类和数量）选择芯片种类和数量6264 SRAM芯片容量为芯片容量为8K8b，需要芯片的数量为，需要芯片的数量为4。（2）确定芯片用的地址线）确定芯片用的地址线由于由于6264内有内有8K（213）个存储单元，所以有）个存储单元，所以有13根地址根地址线，与线，与CPU的低的低13位地址线（位地址线（A12A0）连接。）连接。 （3）确定片选方法）确定片选方法由于采用由于采用4片存储器芯片，所以片选信号采用译码法实片存储器芯片，所以片选信号采用译码法实现，选择现，选择2-4译码器。译码器。 第第5章章 存储器存储器（4）画出逻辑原理图）画出逻辑

48、原理图 D7CSA0A13CS0D0CS6264（1）CSCSCS1CS2CS32-42-4译码器译码器A14A156264（2）6264（3）6264（4）WEOEWEOEWEOEWEOERDWR第第5章章 存储器存储器（5）计算存储器芯片的地址空间）计算存储器芯片的地址空间表表5-6 5-6 图图5-175-17中存储器占据的地址中存储器占据的地址器件编号器件编号A A1515A A1414 A A1313CSCS0 0 CS CS1 1 CS CS2 2 CS CS3 3A A1212 A A1111 A A1010 A A9 9 A A8 8 A A7 7 A A6 6 A A5 5

49、A A4 4 A A3 3 A A2 2 A A1 1 A A0 0占据地址占据地址存储器（存储器（1 1）0 00 00 00 1 1 10 1 1 10000000000000 0000000000000 11111111111111111111111111000000001FFFH1FFFH存储器（存储器（2 2）0 00 10 11 0 1 11 0 1 10000000000000 0000000000000 11111111111111111111111111200020003FFFH3FFFH存储器（存储器（3 3）0 01 01 01 1 0 11 1 0 1000000000

50、0000 0000000000000 11111111111111111111111111400040005FFFH5FFFH存储器（存储器（4 4）0 01 11 11 1 1 01 1 1 00000000000000 0000000000000 11111111111111111111111111600060007FFFH7FFFH第第5章章 存储器存储器例例5.4 存储器与存储器与8088 CPU的连接，该存储器由的连接，该存储器由4片片2764 EPROM芯片组成芯片组成32KB的的ROM区，区，4片片6264 SRAM芯片组芯片组成成32KB的的RAM区。设计该存储器子系统，计算各存储器芯区。设计该存储器子系统，计算各存储器芯片的地址空间。片的地址空间。设计存储器子系统如图设计存储器子系统如图5-20所示，所示，CPU的存储器读写控的存储器读写控制信号分别与每个存储器芯片的控制信号线连接，以实现对制信