计算机组成原理试题及答案

1、2. （2000）10化成十六进制数是_。A（7CD）16 B.（7D0）16 C.（7E0）16 D.（7F0）163. 下列数中最大的数是_。A（10011001）2 B.（227）8 C.（98）16 D.（152）10 4. _表示法主要用于表示浮点数中的阶码。A. 原码 B. 补码 C. 反码 D. 移码5. 在小型或微型计算机里，普遍采用的字符编码是_。A. BCD码 B. 16进制 C. 格雷码 D. ASC码6. 下列有关运算器的描述中，_是正确的。A.只做算术运算，不做逻辑运算 B. 只做加法 C.能暂时存放运算结果 D. 既做算术运算，又做逻辑运算7. EPROM是指_。A

2、. 读写存储器 B. 只读存储器 C. 可编程的只读存储器 D. 光擦除可编程的只读存储器8. Intel80486是32位微处理器，Pentium是_位微处理器。. 设X补=1.x1x2x3x4,当满足_时，X > -1/2成立。x1必须为1，x2x3x4至少有一个为1 x1必须为1，x2x3x4任意x1必须为0，x2x3x4至少有一个为1 x1必须为0，x2x3x4任意10. CPU主要包括_。A.控制器 B.控制器、 运算器、cache C.运算器和主存 D.控制器、ALU和主存11. 信息只用一条传输线 ，且采用脉冲传输的方式称为_。A.串行传输 B.并行传输 C.并串行传输 D

3、.分时传输12. 以下四种类型指令中，执行时间最长的是_。A. RR型 B. RS型 C. SS型 D.程序控制指令13. 下列_属于应用软件。A. 操作系统 B. 编译系统 C. 连接程序 D.文本处理14. 在主存和CPU之间增加cache存储器的目的是_。A. 增加内存容量 B. 提高内存可靠性C. 解决CPU和主存之间的速度匹配问题 D. 增加内存容量，同时加快存取速度15. 某单片机的系统程序，不允许用户在执行时改变，则可以选用_作为存储芯片。A. SRAM B. 闪速存储器 C. cache D.辅助存储器16. 设变址寄存器为X，形式地址为D，（X）表示寄存器X的内容，这种寻址方

4、式的有效地址为_。A. EA=(X)+D B. EA=(X)+(D) C.EA=(X)+D) D. EA=(X)+(D)17. 在指令的地址字段中，直接指出操作数本身的寻址方式，称为_。A. 隐含寻址 B. 立即寻址 C. 寄存器寻址 D. 直接寻址18. 下述I/O控制方式中，主要由程序实现的是_。A. PPU(外围处理机)方式 B. 中断方式 C. DMA方式 D. 通道方式19. 系统总线中地址线的功能是_。A. 用于选择主存单元地址 B. 用于选择进行信息传输的设备C. 用于选择外存地址 D. 用于指定主存和I/O设备接口电路的地址20. 采用DMA方式传送数据时，每传送一个数据要占用

5、_的时间。A. 一个指令周期 B. 一个机器周期 C. 一个时钟周期 D. 一个存储周期 11 I/O总线二. 填空题 （每空1分 ，共20分）2. 汉字的A._、B._、C._是计算机用于汉字输入、内部处理、输出三种不同用途的编码。4. 主存储器的性能指标主要是A._、B._、存储周期和存储器带宽。5. 条件转移、无条件转移、转子程序、返主程序、中断返回指令都属于A._类指令，这类指令在指令格式中所表示的地址不是B._的地址，而是C._的地址。6. 从操作数的物理位置来说，可将指令归结为三种类型：存储器-存储器型，A._，B._。7. 运算器的两个主要功能是：A._，B._。8. PCI总线

6、采用A._仲裁方式，每一个PCI设备都有独立的总线请求和总线授权两条信号线与B._相连。9. 直接内存访问（DMA）方式中，DMA控制器从CPU完全接管对A._的控制，数据交换不经过CPU,而直接在内存和B._之间进行。三. 简答题 （每小题5分，共20分）1. 说明计算机系统的层次结构。2. 请说明指令周期、机器周期、时钟周期之间的关系。 3. 请说明SRAM的组成结构，与SRAM相比，DRAM在电路组成上有什么不同之处？4. 请说明程序查询方式与中断方式各自的特点。四. 应用题 （每小题5分，共40分） 1. 机器数字长为8位（含1位符号位），当X= -127 （十进制）时，其对应的二进制

7、表示，(X)原表示，(X)反表示，(X)补表示，(X)移表示分别是多少？2. 已知x=0.1011,y=-0.0101,求x+y=?,x-y=?3. 用16k×8位的SRAM芯片构成64K×16位的存储器，要求画出该存储器的组成逻辑框图。4. 提高存储器速度可采用哪些措施，请说出至少五种措施。5. 若机器字长36位，采用三地址格式访存指令，共完成54种操作，操作数可在1K地址范围内寻找，画出该机器的指令格式。6. 试画出三总线系统的结构图。专科生期末试卷一答案一. 选择题1. D 2. B 3. A 4. D 5. D 6. D 7. D 8. D 9. A 10. B 1

8、1. A 12. C 13. D 14. C 15. B 16. A 17. B 18. B 19. D 20. D二. 填空题2. A.输入编码（或输入码） B.内码（或机内码） C.字模码4. A.存储容量 B.存取时间 5. A.程序控制类 B.操作数 C.下一条指令6. A.寄存器寄存器型 B.寄存器存储器型 7. A.算术运算 B.逻辑运算 8. A.集中式 B.中央仲裁器9. A.总线 B.I/O设备（或输入输出设备）三. 简答题1. 计算机系统可分为：微程序机器级，一般机器级（或称机器语言级），操作系统级，汇编语言级，高级语言级。2. 指令周期是指取出并执行一条指令的时间，指令周

9、期常常用若干个CPU周期数来表示，CPU周期也称为机器周期，而一个CPU周期又包含若干个时钟周期（也称为节拍脉冲或T周期）。3. SRAM存储器由存储体、读写电路、地址译码电路、控制电路组成，DRAM还需要有动态刷新电路。4. 程序查询方式，数据在CPU和外围设备之间的传送完全靠计算机程序控制，优点是硬件结构比较简单，缺点是CPU效率低，中断方式是外围设备用来“主动”通知CPU，准备输入输出的一种方法，它节省了CPU时间，但硬件结构相对复杂一些。四. 应用题1. 二进制表示为 -01111111 X原 = 11111111 X反 = 10000000 X补 = 10000001 X移 = 00

10、0000012. x补=00.1011 x补=00.1011 +y补=11.1011 +-y补=00.010100.0110 01.0000 x+y=+0.0110 x-y产生溢出3. 存储器容量为64K×16位，其地址线为16位（A15A0），数据线也是16位（D15D0）SRAM芯片容量为16K×8位，其地址线为14位，数据线为8位，因此组成存储器时须字位同时扩展。字扩展采用2 ：4译码器，以16K为一个模块，共4个模块。位扩展采用两片串接。图C1.1 4.措施有：采用高速器件，采用cache （高速缓冲存储器），采用多体交叉存储器，采用双端口存储器，加长存储器的字长。

11、5. 操作码需用6位，操作数地址码需用10位。格式如下 6 10 10 10OPD1 D2 D3OP:操作码6位D1 ：第一操作数地址，10位D2 ：第二操作数地址，10位D3 ：第三操作数地址，10位所谓存储器堆栈，是把存储器的一部分用作堆栈区，用SP表示堆栈指示器，MSP表示堆栈指示器指定的存储器的单元，A表示通用寄存器。入栈操作可描述为（A）MSP,(SP-1)SP出栈操作可描述为（SP+1）SP,(MSP)AIOP（通道）6三总线结构如下图所示：系统总线CPU内存内存中线内存总线 I/O接口I/O接口计算机组成原理期末自测试卷A一、填空题：（每空1分，共15分）1、原码一位乘法中，符号

12、位与数值位（  ），运算结果的符号位等于（  ）。2、码值80H：若表示真值0，则为（  ）码；若表示真值128，则为（  ）码。3、微指令格式分为（  ）型微指令和（  ）型微指令，其中，前者的并行操作能力比后者强。4、在多级存储体系中，Cache存储器的主要功能是（  ）。5、在下列常用术语后面，写出相应的中文名称：VLSI(  ), RISC(  ), DMA(  ), DRAM(  )。6、为了实现CPU对主存储器的读写访问，它们之间的连线按功能划分应当包括（  ），

13、（  ）（  ）。7、从计算机系统结构的发展和演变看，近代计算机是以（  ）为中心的系统结构。二、单项选择题：（每题2分，共40分）1、寄存器间接寻址方式中，操作数处于（  ）中。A、通用寄存器        B、主存         C、程序计数器          D、堆栈2、CPU是指（  ）。A、运算

14、器                B、控制器C、运算器和控制器        D、运算器、控制器和主存3、若一台计算机的字长为2个字节，则表明该机器（  ）。A、能处理的数值最大为2位十进制数。B、能处理的数值最多由2位二进制数组成。C、在CPU中能够作为一个整体加以处理的二进制代码为16位。D、在CPU中运算的结果最大为2的16次方4、在浮点数编码表示中，（

15、0; ）在机器数中不出现，是隐含的。A、基数              B、尾数          C、符号              D、阶码5、控制器的功能是（  ）。A、产生时序信号    &#

16、160;  B、从主存取出一条指令        C、完成指令操作码译码D、从主存取出指令，完成指令操作码译码，并产生有关的操作控制信号，以解释执行该指令。6、虚拟存储器可以实现（  ）。A、提高主存储器的存取速度 B、扩大主存储器的存储空间，并能进行自动管理和调度C、提高外存储器的存取周期D、扩大外存储器的存储空间7、32个汉字的机内码需要（  ）。A、 8字节           B、64字节

17、         C、32字节        D、16字节8、相联存储器是按（  ）进行寻址的存储器。A、地址指定方式           B、堆栈指定方式C、内容指定方式           D、地址指定方式与堆栈存储方式结合10、在机器

18、数（  ）中，零的表示形式是唯一的。A、原码          B、补码         C、补码和移码       D、原码和反码11、计算机的存储器采用分级方式是为了（  ）。A、减少主机箱的体积            B、解决容量、价

19、格、速度三者之间的矛盾C、保存大量数据方便            D、操作方便12、有关Cache的说法正确的是（  ）。A、只能在CPU以外             B、CPU内外都可以设置CacheC、只能在CPU以内           

20、60; D、若存在Cache，CPU就不能再访问主存13、在定点二进制运算中，减法运算一般通过（  ）来实现。A、原码运算的二进制减法器      B、补码运算的二进制减法器C、补码运算的十进制加法器      D、补码运算的二进制加法器14、堆栈常用于（  ）。A、数据移位      B、程序转移      C、保护程序现场    &#

21、160; D、输入、输出15、计算机系统的层次结构从内到外依次为（  ）。A、硬件系统、系统软件、应用软件       B、系统软件、硬件系统、应用软件C、系统软件、应用软件、硬件系统       D、应用软件、硬件系统、系统软件16、一个指令周期通常由（  ）组成。A、若干个节拍               

22、;    B、若干个时钟周期 C、若干个工作脉冲               D、若干个机器周期17、在计算机系统中，表征系统运行状态的部件是（  ）。A、程序计数器      B、累加计数器       C、中断计数器     D、程序状态字18、某虚拟存储器采用页式

23、内存管理，使用LRU页面替换算法，考虑下面的页面访问地址流（每次访问在一个时间单位中完成），1、8、1、7、8、2、7、2、1、8、3、8、2、1、3、1、7、1、3、7。假定内存容量为4个页面，开始时为空的，则页面失效次数是（  ）。A、4          B、 5           C、6        

24、60;   D、719、某一SRAM芯片，其容量是1024×8位，除电源和接地端外，该芯片引脚的最小数目是（  ）。A、20         B、22           C、 25          D、 3020、下面尾数（1位符号位）的表示中，不是规格化尾数的是（  ）。A

25、、010011101 （原码）         B、110011110（原码）   C、010111111 （补码）         D、110111001（补码）三、简答题：（每题5分，共10分）1、Cache与主存之间的地址映像方法有哪几种？各有何特点？2、DRAM存储器为什么要刷新？有哪几种常用的刷新方法？四、综合题：（共35分）1、（本题7分）某机采用微程序控制器，其微程序控制器有18种微操作命令（采用直接控

26、制法，即水平型微指令），有8个转移控制状态（采用译码形式），微指令格式中的下址字段7位。该机机器指令系统采用4位定长操作码，平均每条指令由7条微指令组成。问：（1）该微指令的格式中，操作控制字段和判别测试字段各有几位？控存的容量是多少（字数×字长）？（4分）（2）该机指令系统共有多少条指令？需要多少容量的控存？上述的控存是否合适？（3分）操作控制字段判别测试字段下址字段2、（本题12分）设浮点数的格式为：阶码4位，包含一位符号位，尾数5位，包含一位符号位，阶码和尾数均用补码表示，排列顺序为：阶符（1位）阶码（3位）数符（1位）尾数（4位）则按上述浮点数的格式：（1）若（X）10=22

27、/64，（Y）10= 2.75，则求X和Y的规格化浮点数表示形式。（6分）（2）求X+Y浮（要求用补码计算，列出计算步骤）（6分）3、（本题共16分）某机字长8位，CPU地址总线16位，数据总线8位，存储器按字节编址，CPU的控制信号线有：MREQ#（存储器访问请求，低电平有效），R/W#（读写控制，低电平为写信号，高电平为读信号）。试问：（1）若该机主存采用16K×1位的DRAM芯片（内部为128×128阵列）构成最大主存空间，则共需多少个芯片？若采用异步刷新方式，单元刷新周期为2ms，则刷新信号的周期为多少时间？刷新用的行地址为几位？（6分）（2）若为该机配备2K

28、15;8位的Cache，每块8字节，采用2路组相联映像，试写出对主存地址各个字段的划分（标出各个字段的位数）；若主存地址为3280H，则该地址可映像到Cache的哪一组？（4分）（3）若用4个8K×4位的SRAM芯片和2个4K×8位的SRAM芯片形成24K×8位的连续RAM存储区域，起始地址为0000H，假设SRAM芯片有CS#（片选，低电平有效）和WE#（写使能，低电平有效）信号控制端。试画出SRAM与CPU的连接图，在图上标清楚地址译码连接，数据线、地址线、控制线连接。（6分） 期末自测试卷B一、单项选择题：（每题1分，共20分）4、在下列机器数&#

29、160;     中，零的表示形式是唯一的。A、原码           B、补码          C、反码         D、原码和反码6、假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校验的字符码是      。A、11001

30、011      B、11010110     C、11000001      D、110010017、在CPU中，跟踪后继指令地址的寄存器是      。A、指令寄存器     B、程序计数器   C、地址寄存器  D、状态条件寄存器8、EPROM是指      。A、读写存储器

31、0;                           B、只读存储器 C、可编程的只读存储器                    D、光擦除可编

32、程的只读存储器9、堆栈寻址方式中，设A为累加器，SP为堆栈指示器，MSP为SP指示的栈顶单元。如果进栈操作的动作顺序是（A）MSP，(SP) 1SP。那么出栈操作的动作顺序应为      。A、(MSP)A，(SP)+1SP             B、(MSP)A，（SP）1SPC、(SP1)SP，(MSP)A          

33、60;  D、 (SP)+1SP，(MSP)A10、下面尾数（1位符号位）的表示中，不是规格化的尾数的是      。A、010011101（原码）         B、110011110（原码）C、010111111 （补码）        D、110111001（补码）11、在主存和CPU之间增加cache存储器的目的是    

34、60; 。A、增加内存容量                         B、提高内存可靠性C、解决CPU和主存之间的速度匹配问题     D、增加内存容量，同时加快存取速度12、CPU主要包括      。A、控制器    &

35、#160;      B、控制器、 运算器、cache C、运算器和主存     D、控制器、ALU和主存13、设变址寄存器为X，形式地址为D，（X）表示寄存器X的内容，变址寻址方式的有效地址为      。A、EA=(X)+D   B、EA=(X)+(D)    C、EA=(X)+D)     D、EA=(X)+(D)14、信息只用一条传输线 ，且采用脉冲传输的方式

36、称为      。A、串行传输    B、并行传输    C、并串行传输    D、分时传输15、下述I/O控制方式中，主要由程序实现的是      。A、PPU(外围处理机)方式    B、中断方式    C、DMA方式    D、通道方式16、系统总线中地址线的功能是    

37、  。A、用于选择主存单元地址             B、用于选择进行信息传输的设备C、用于选择外存地址                 D、用于指定主存和I/O设备接口电路的地址17、CRT的分辨率额为1024×1024，颜色深度为8位，则刷新存储器的存储容量是   

38、;   。A、2MB         B、1MB       C、8MB        D、1024B18、设寄存器位数为8位，机器数采用补码形式（含一位符号位）。对应于十进制数-27，寄存器内为      。A、27H        &#

39、160;   B、9BH           C、E5H           D、5AH19、根据国标规定，每个汉字在计算机内占用      存储。A、一个字节      B、二个字节      C、三个字节  

40、;    D、四个字节20、某一SRAM芯片，其容量为512×8位，考虑电源端和接地端，该芯片引出线的最小数目应为      。A、23     B、25     C、50      D、19二、填空题：（每空1分，共20分）1、设X= 0.1011，则X补为      。2、汉字的    

41、;  、      、      是计算机用于汉字输入、内部处理、输出三种不同用途的编码。4、计算机软件一般分为      和      两大类。5、RISC的中文含义是      ；CISC的中文含义是      。6、对动态存储器的刷新有两种方式，它们是  

42、0;   和      。7、机器字长16位，表示浮点数时，阶码6位（阶符1位），尾数10位（数符1位），则浮点补码表示时，最大浮点数是      ，绝对值最小的非0的正数是      。8、在存储系统的Cache与主存层次结构中，常会发生数据替换问题，此时我们较常使用的替换算法有      和      等。9、一条指令实际上

43、包括两种信息即      和      。10、按照总线仲裁电路的位置不同，可分为      仲裁和      仲裁。三、简答题：（每题5分，共15分）1、CPU中有哪些主要寄存器？简述这些寄存器的功能。2、RISC机器具有什么优点，试简单论述。 3、计算机存储系统分那几个层次？每一层次主要采用什么存储介质？其存储容量和存取速度的相对值如何变化？四、综合题：（共45分）1、求十进制数123的原码表

44、示，反码表示，补码表示和移码表示（用8位二进制表示，并设最高位为符号位，真值为7位）。（本题8分）2、基址寄存器的内容为3000H，变址寄存器的内容为02B0H，指令的地址码为002BH，程序计数器（存放当前正在执行的指令的地址）的内容为4500H，且存储器内存放的内容如下：地址                     内容002BH     &#

45、160;            3500H302BH                  3500H32B0H                  560

46、0H32DBH                  2800H3500H                  2600H452BH           &

47、#160;      2500H（1）、若采用基址寻址方式，则取出的操作数是什么？（2）、若采用变址寻址（考虑基址）方式，取出的操作数是什么？（3）、若采用立即寻址方式，取出的操作数是什么？（4）、若采用存储器间接寻址（不考虑基址）方式，取出的操作数是什么？（5）、若相对寻址用于转移指令，则转移地址是多少？（本题10分）3、现有SRAM芯片容量为2K×4位，试用此芯片组成8K×8位的存储器，（1）、共需要多少这样的芯片？（2）、要访问此存储器至少需要多少条地址线？其中片内寻址需几条？（本题6分）4、某双面磁盘，每面有220道

48、，已知磁盘转速r = 3000转/分。数据传输率为175000B/s。求磁盘总容量。（本题6分）5、设浮点数x=2011×0.101100，y=2010× (0.011010)（1）、计算x+y；（阶码与尾数均用补码运算）。（2）、计算x×y；（阶码用补码运算，尾数用原码一位乘）。（本题15分） 期末自测试卷A参考答案一、填空题（每空1分，共15分）1、分开计算，相乘两数符号位的异或值。    2、移，补     3、水平，垂直4、匹配CPU和主存之间的速度5、超大规模集成电路，精简指

49、令系统计算机，直接存储器存取（访问），动态随机读写存储器。6、地址总线，数据总线，读写控制线       7、存储器二、单项选择题（每题2分，共40分）1、b    2、c    3、c   4、a   5、d    6、b    7、b    8、c   9、d    10、c11、b 

50、 12、b   13、d  14、c   15、a   16、d   17、d   18、c   19、a  20、d三、简答题（每题5分，共10分）1、映像方式有直接映像，全相联映像，组相联映像三种。直接映像是每个主存块只能放到一个唯一对应的Cache块中，实现简单但Cache利用率低；全相联映像是每个主存块可以放到任何一个Cache块中，最灵活但实现的成本代价最大；组相联映像时每个主存块唯一对应一个cache组，但可放到组内任何一个块中，是前两种方式的

51、折中。2、DRAM存储器采用电容存放信息，由于电容漏电，保存信息经过一段时间会丢失，故用刷新保证信息不丢失。常用的刷新方法有集中式刷新和分布式刷新。四、综合题（共35分）1、（本题7分）（1）、操作控制字段18位，判别测试字段3位，控存容量是128×28；（2）、共16条指令，需112条微指令，控存合适，能满足需要。2、（本题共12分）（1）、X和Y的表示为：X   阶码：1111    尾数： 01011     Y  阶码：0010    

52、尾数：10101（2）、对阶：ExEy=11.101    保留Ey，X尾数右移3位。、尾数加：得：11.0110011、规格化：已经是    、舍入：尾数：11.0110    、判溢出：无溢出，故结果为：阶码0010  尾数10110    值：0.1010×223、（本题共16分）（1）共需32个芯片，刷新信号周期约为15.6µs，刷新行地址7位；（2）主存字块标记6位，组地址7位，块内地址3位。地址3280H在Cache的50H组内。    （3）连接情况大致如图： 期末自测试卷B参考答案一、单项选择题：（每题1分，共20分）1、D   2、A   3、D   4、B    5、A   6、D   7、B   8、D  9、D   10、D 11、C  12、B  13、A  14、A   15、B&#