数字集成电路-课件7

1、2021/8/61第七章第七章 传输门和动态逻辑设传输门和动态逻辑设计计n7.1 基本概念n7.2 CMOS传输门逻辑n7.3 动态D锁存器和D触发器n7.4 多米诺逻辑2021/8/627.1 基本概念n传输管n任务：当门处于导通状态时，将一个输入信号保持不变地传递到输出节点n当门关闭时，输出进入高阻态并保持其先前的值n端口：一个输入，一个输出，用来控制器件是否开启的第三个端口2021/8/63NMOS和PMOS传输管结构2021/8/64NMOS和PMOS传输管结构（续）2021/8/65NMOS传输门的结构2021/8/66NMOS传输门的结构（续）2021/8/67PMOS传输门的结构

2、2021/8/68时钟馈通2021/8/69电容馈通的动态电路效应2gnd21fVC)VV(Cgndf1f2CCVCVgndf1f2CCVCV2021/8/610动态电荷共享2211totalVCVCQ*21total)VCC(Q212211*CCVCVCV2021/8/611电荷共享的例子n例：计算下图中，下列情况下由于电荷共享效应导致V1和V2的最终电压值，采用0.13m工艺参数。nC1=100fF，C2=20fF，V1=0，V2=1.2VnC1=20fF，C2=20fF，V1=0，V2=1.2V(a)C1=20fF，C2=100fF，V1=0，V2=1.2V2021/8/612电荷丢失的

3、途径n电荷丢失的四种途径：n电荷共享n电荷泄漏n源/漏极结的反偏泄漏电流（电流较小，取决于结面积）n亚阈值电流n电容性耦合引起的噪声注入n粒子撞击2021/8/6137.2 CMOS传输门逻辑2021/8/614对低电平和高电平信号的传输2021/8/615使用CMOS传输门的多路器2021/8/616用CMOS传输门实现异或门和同或门2021/8/617两级和单级的多路器2021/8/618多路器形式逻辑的错误情况2021/8/619多路器形式逻辑的错误情况（续）2021/8/620使用CMOS传输门实现或功能和与功能2021/8/621用传输门实现功能CACBAABF2021/8/622用

4、传输门实现功能 （续）CACBAABF2021/8/623传输门和标准门的组合2021/8/624CMOS传输门的RC模型2021/8/625上升和下降情况下NMOS和PMOS的导通电阻2021/8/626传输门的导通电阻n传输VDD时，传输门单位尺寸的NMOS和PMOS并联的等效电阻：n传输0V时，传输门单位尺寸的NMOS和PMOS并联的等效电阻：n传输门的导通电阻：eqneqneqneqneqpeqnPNTGR1R. 14R. 2/2RR/2RR/RReqneqneqneqneqpeqnPNTGR83R. 08R. 4/R2R/RR/RR)WL(RReqnTG2021/8/627关断和导通

5、状态下的传输门电容)WW(CCCpneffoutin2WCCCeffoutin)WCWC(21)WW(CCCpgngpneffoutinWC2WCCCgeffoutin2021/8/628有驱动和负载的传输门22111ElmoreC)RR(CRt)CC)(RR()C(CRtloadTG2TGinvTG1invinvElmore2021/8/629传输门构成的多路器1的路径延迟2021/8/630传输门构成的多路器2的路径延迟2021/8/631传输门的逻辑强度计算2021/8/6323X 传输门的逻辑强度计算2021/8/633驱动CMOS TG的与非门的逻辑强度3/8R3W )2R(4WAi

6、nput LE3/2R3W )2R(Wselinput LE3/5R3W )5R/4(4WAinput LE3/5R3W )5R/4(4Wselinput LE2021/8/6347.3 动态D锁存器和D触发器简单D锁存器的演进2021/8/635使用传输门实现的CMOS D锁存器2021/8/636实现D锁存器的CMOS典型电路2021/8/637正沿触发的D型触发器2021/8/6387.4 多米诺逻辑从静态门到动态门的演化2021/8/639动态门的实现n例：用动态逻辑实现一个3输入或非门，并解释它是如何工作的。调整晶体管尺寸使其与传统的CMOS反相器具有相同的延迟（PMOS 8:2，NMOS 4:2）。2021/8/640动态门的一般结构2021/8/641动态门之间的连接2021/8/642动态门之间的连接2021/8/643多米诺门的级联2021/8/644用多米诺逻辑实现加法器功能n例：在多米诺逻辑中实现功能 。假设 可以作为门的稳定输入。cbasumb, b, a, a2021/8/645静态门和动态门逻辑强度的比较2021/8/646多米诺逻辑的局限性n多米诺逻辑的主要问题： 由于电容上电荷的丢失而可能使逻辑发生混乱 2021/8/647多米诺逻辑中电荷共享的例子DDoutxout*VCCCV2