数字集成电路第8章

1、MOS管基本逻辑单元2222)(1)(2,OLTLRTEOHTEOHOLOLTLLOLOLTEOHEiBiAiBiAVVVVVVVVVkVVVVk，；，、VV，、VVNMOS解得得方程动管非饱和状态驱负载管饱和状态这一路相当反相器导通只有这一路驱动管有一个为高电平当输出为高电平与反相器没有区别电路两驱动管截止均为低电平时当驱动管为增强型的管负载管为耗尽型的MOS管基本逻辑单元LLBBLBRBLLAALARALWkLWkkkLWkLWkkk,有导电因子的比值电因子与负载管的其中是导通驱动管的导MOS管基本逻辑单元 2222)()(2OLTLBALTEOHTEOHOLOLTLLOLOLTEOHBA

2、iBiAVVkkkVVVVVVVkVVVVkk，；，、VV解得得方程动管非饱和状态驱负载管饱和状态相当反相器导通两路驱动管均为为高电平当MOS管基本逻辑单元OLTEOHBOLTEOHAonOLTEOHEOLDOLOLTEOHEDononOLOLTEOHOLTLRoLoLOLVVVkVVVkGVVVkVIVVVVkIRGVVVVVVVVV/222)(,222则有对于给定值的只有一个驱动管导通时最坏情况因此设计时只考虑情况小于只有一个驱动管的MOS管基本逻辑单元OLRALARAAOLOLDBBGDBVkkkLWNVVNCC1,;,输出电容也在增大的增大同时注意随的影响动管对应考虑宽长比最小的驱个驱

3、动管并联对输出电容充电过程输出电压上升是负载管情况有一个驱动管管导通的最坏情况发生在只电过程是输出电容对驱动管放输出电压下降开关速度低于反相器效输出电容于反相器的等因此或非的输出电容大两种电容比反相器增加了电容电路电容分布NMOS与非门 两个增强型驱动管串接与耗尽型作为负载管串接 现在来计算VOL 设输入电压均为高电平,此时驱动管处于非饱和状态;负载管处于饱和状态,电路中通过晶体管的电流相等NMOS与非门FFDSBTEADSBTEADSBDSBOHGSADSBDSAOLOLTLLOLOLTEBOHBOLTLLOLOLTEAOHAVVVVVBAVVVVVVVVkVVVVkVVkVVVVk22)(

4、)(22)(2202222漏源电压的为驱动管的源极与基体的电位差驱动管NMOS与非门2222)(1)(1OLTLRBTDOHTDOHDSBOLTLRATDOHTDOHDSATDTEBTEATEADSBOLOHGSADSBGSAOLDSBDSAVVVVVVVVVVVVVVVVV，VV，V，VV，VV、V、VV的阈值电压驱动管中忽略调制效应不会带来很大误差忽略很小由于此时输出电压就为认为的影响时忽略为此我们计算是非常困难的以上关系式中解出NMOS与非门OLDSBDSAROLOLOLTLRTDOHTDOHOLRRBRALBRBLARAVVV，V，VVVVVVVVkkkk21)(1222设计在进行设计

5、时应增大为了降低为倒相器的两倍与非门沟道宽长比两个驱动管具有相同的NMOS与非门2)(2)(22212222OLOLTDOHOLTLLBLAROLTLLDSADSATAGSAAOHGSAOLDSAVVVVVV：VVkVVVVkVVVV化简得代如下式得NMOS与非门ONBONAONONBONAONOLRRRRRRR，；V，22者之和导通时等效电阻等于两两个驱动管相串联当倒相器的两倍芯片面积相与非门每个驱动门所占要得到相同的相当倒相器的两倍NMOS与非门输出电容)(,(000)(,(0SBLDBAOLOHGLINEGDLGDAOUTABOHBASBLDBBSBADBAOLOHGLINEGDLGDB

6、GSAGDAOUTOHAOHBOHABCCVVkCCCCCVVVVVCCCCVVkCCCCCCCVVVVVVV或或NMOS与非门.,);(,端数大于三的与非门很少应用输入增大况的等效输出电容也将使最坏情最大靠近负电源端的管尺寸最小靠近输出端的管尺寸为输入端数倍大增每个驱动器的宽长比应倒相器相同为了得到与多输入的与非门驱动器串联NNVNOL总结电阻最大路径为主地最坏情况就是最大使那么电阻为串联就乘以有最大即这个管子最小的一个驱动器选其中串联中最大最坏情况与门最大使最大单路导通最坏情况或门,) 3(,/,:)2(,R,:) 1 (ONOUTOLONONONOLVVNRNNRLWRVCMOS逻辑结构

7、 负载管用的是PMOS管 规则1:与是NMOS串NMOS 规则2:或是NMOS并NMOS 规则3:或是NMOS支路并支路NMOS 规则4:与是NMOS支路串支路NMOS 规则5:输出为NMOS阵列的逻辑补 规则6:PMOS电路为NMOS电路的对偶电路,当输入的NMOS为串联连接时,则PMOS部分为并联连接;当输入的NMOS为并联连接时,则PMOS部分为串联连接,这种对偶原则也适应任一子块逻辑伪NMOS逻辑 伪NMOS逻辑是CMOS 变型电路 伪NMOS门的负载管是一栅极接地的PMOS管 特点是普通的NMOS门,用一个等效PMOS器件代替了NMOS负载管 缺点:指定各有比的MOS管的尺寸比;当下

8、拉电路通时,要产生静态功耗;速度低;功耗大. 优点:输入每个变量仅用一个MOS管,最小负载可以是一个单位栅极负载,CMOS至少两个;且PMOS负载没有衬偏调制效应;管子少;密度高.动态CMOS逻辑 结构:一个N型MOS逻辑块,该逻辑块的输出端由PMOS管预充电到VDD.再又接地N型MOS管有条件地放电; 也可以一个P型MOS逻辑块,该逻辑块的输出端由NMOS管预充电到0.再由接地P型MOS管有条件地放电 当=0时,进行预充电;当=1时,通过NMOS管接通地. 输入电容大小与伪NMOS一样 上升时间减小;下降时间增大动态CMOS逻辑 缺点:各输入信号只能在预充期间内改变,否则,电荷再分配效应能够

9、破坏输出点的电压. 简单的单向时钟动态CMOS门不能进行级联举例说明 =0时,两个门同时预充电,输出端都预充当VDD 求值期间,第一级门将有条件放电,然而由于下降时间有限,造成一定的延迟 在第一级门正确求值以前,被充电的输出端会使下一级门的输出端放电解决办法 准两相时钟:两相不交叠的NMOS时钟,再加上与其互补的两向时钟 不能有偏移;和缓慢的时钟沿动态锁存电路即C2MOS锁存电路 边沿两个晶体管为逻辑晶体管,中间两晶体管,则由时钟控制以提供预充电和保持 当=1,预充电发生,此时间内的数据允许进入锁存,中间两晶体管同时导通 输出状态取决于输入的数据 当D=1时,下拉管导通,输出为低电平 当D=0

10、时,上拉管导通,输出为高电平 当=0,中间两晶体管同时截止,锁存电路工作在保持状态,形成电荷储存节点,此时输出电容因中间的晶体管截止与电路的其他部分隔离多米诺CMOS动态逻辑 基本的CMOS动态逻辑电路的后面加一静态的CMOS反相器,即动态输出以后,先取反,再驱动下一级输入 预充电完成以后,多米诺CMOS门反向器的所有输出都为低电平 在求值期间,输入各端均为高电平时,它的输出要从预充电时的低电平过渡到高电平;如果有一个为低电平,则输出仍保持预充电时的低电平不变;也就是说,当逻辑从左向右传送时,每级的输出也是下一级的输入电压只能从低到高而绝无从高到低的变化多米诺CMOS动态逻辑 例如第一级输入为

11、高电平时,其输出在求值期从低到高并作用到下一级的输入端电压也是从低到高;若此时作用到第二级所有输入电压也都是从低到高,则第二级输出将在第一级变化之后经过第二级的延迟其输出也随之从低到高变化, 象推倒多米诺骨牌时出现的多米诺效应一样 只有一种从低到高的变化,消除了假信号改进多米诺CMOS逻辑 省掉多米诺缓冲器,级联的各逻辑块交替地由P型管和N型管构成 当=0,第一级预充到高电平(NMOS管逻辑),第二级预充到低电平,第三级预充到高电平. 由于第二级由PMOS管构成,在预充电期间, PMOS管都处于截止状态. 由于第二级预充到低电平,第三级NMOS管也都处于截止状态. 因此可以进行多米诺连接级联的

12、负载2222 22221:/,/:22:2:7 . 2,MOS:LOADPLOADNLPLNLPLNAVLPrLNfLPrLNfLPrLNfCRCRCRCRCRCRTRCRtCRtCRtCRtCRtCRt所以有变为电阻倍则电容增加倍时长增大当下一级宽和非门和或与非门和与非门最佳级间比值为从延迟时间最小考虑管宽度增加的倍数相邻级中级间的比值级联的负载大大提高了速度增大由此可见则有时当则有时当为最终的负载电容,.5 . 912,55 .5152:,1,100,LPLNAVLPLNAVLLOADLOADCRCRTCRCRTCCC串并联的上升下降时间问题rrffrrfrkttPMOSmttNMOSkt

13、tPMOSmttNMOS是管的上升时间则串联的同时导通个串联的是管的下降时间则串联的同时导通个串联的是管的上升时间则并联的同时导通个并联的是管的下降时间则并联的同时导通个并联的 ,PMOSk,NMOSm/,PMOSk/,NMOSm晶体管尺寸的考虑)()()()()()()(0123201220110033322321132100XXXXdXdCCCCCRCCCCRCCCRCCRtRCRRCRRRCRRRRCCt晶体管尺寸的考虑)()()()(/10123301220110000000XXXXdCCCCCRCCCCRCCCRCCRtCCRRLWLW得出和则有有假如晶体管尺寸的考虑%10%;30:

14、.,) 11()1)(3210000000123延迟时间可望降低面积下降结果会依次为的尺寸不变保持底部管尺寸都适当缩小链中各如果将导致总的延迟时间减小倍也随之缩小缩小了尺寸相反由于影响很小链但对整个增大虽使缩小了尺寸LWLWLWLWNMOSNMOSCMNMOSRMCRCRRRtttXDDD衬偏调制效应 多输入与非门,如果与输出端连接的NMOS管的源极电位与衬底电位不相等,该管的速度较慢 假如A、B、C的三个NMOS管最初都是截止的，输入为D的NMOS管导通后又截止，这将使该管源极节点电容C1充电至高电平 当所有输入高电平时，此时输入为D的NMOS管的源极仍为高电平， C1通过栅极信号分别为A、

15、B、C的各个N型管进行放电，后输入为D的N型管才逐渐导通，因此这个门的导通时间比其它的长 为减小衬偏调制效应，减小内部电阻；对N型管则多采用并联方式。NP在衬偏调制效应方面源漏电容方面 在某种或非门版图中,把两个漏区合并在一起,从而减小了输出端电容;两个源极并联接到地线会增加地线的电容,但这并不影响输出的开关速度 考虑到源漏电容效应和衬偏调制效应,应尽可能把最大的电容节点安置在靠近电源线和地线的地方 凡是这些电容起主导作用的场合,优化版图可以产生工作速度较快的电路电荷的再分配 为高电平,输入为低电平,节点3放电,而输出端预充电到高电平. 当时钟变为低电平时,输出端维持原来充电的高电平, 此后,

16、如输入变为高电平,电容C3将充电,输出电压将减小为:00300VCCCV电荷的再分配解决办法 提高输出电容C0/CI的比值,至少10:1 输出端附加一电容 采用或非结构 对内部节点电容单独进行预充电施密特触发器 输出特性曲线象磁滞回线 前触发电压V+是输入电压增加过程中引起电路翻转动作的触发电压 后触发电压V-是输入电压减小过程中引起电路翻转动作的触发电压NMOS施密特触发器)22(:,0,;, 0V0333333213321INFFFTTTDDMAXFDSFDDGSDDINNDDOHOUTVVVVVVVVVVMVMVFMMMMMMVVV倒向器的最大输出电压增强型负载作用犹如一个饱和栅极电压为

17、晶体管时当输入倒向器的输出电压为构成的倒向器负载和成看也可以把向输入提供电压反馈晶体管截止和这时最初NMOS施密特触发器211112212302222,)22(,TGSDSDSFGSINFTOUTTFFFTTTFTINVVVVVVVVVVMVMMVVVVVMVVV所以有和注意到通电压导沿触发电压就是所以施密特触发器的前平降为低电将使输出电压导通和晶体管为阈值电压式中的导通晶体管当输入电压上升到NMOS施密特触发器VIIVVVIMVVVVIMVVVVVVVVVVVVMMMMVVMLDTFDDLFFTDDSGSDSSGDGGSGDTTTT:,)(2:22:, 0; 0:;,312233321111

18、111111111022121011解方程可得令的电流方程此时处于非饱和因此所以满足即可以写成也就是都导通时和在的栅源电压的栅漏电压就是晶体管晶体管没有偏置问题源极直接接地晶体管NMOS施密特触发器31031312333201110113211:,)(2:M)(2,M,:M,M,M,TDDLDDDLTDTGSDSVVVIIVVIVVIVVV解得令的电流方程式区边沿工作在临界饱和则所以有阈值电压相同如忽略体效应影响NMOS施密特触发器422411242202412002313131:)(1)(12;./,/RROLTRTOHOLTRTOHTOHOLVVVVVVVVVVVMVLWLWLWLW和其中触发器输出低电平导通后晶体管大小改变可以和改变NMOS施密特触发器V-确定越小越大有关它与为输入高电平电压可以确定触发性曲线近似与非门电压传输特性曲线与非门的电压传输特所以后沿触发特性就是非门此电路是一两输入的与截止晶体管电压触发器最初输出低电平降至零从输入电压触发电压的确定后沿触发电压IHRRRRIHIHDDVVVVMV21213-, ,VNMOS施密特触发器142413114