(完整word版)数字信号控制器TMS320LF2407中文详细资料(纯手打)

1、数字信号控制器TMS320LF2407DSP芯片，也称数字信号控制器，是一种具有特殊结构的微处理器。DSP芯片内部采用程序和数据分开的哈佛结构，具有专门的硬件乘法器，广泛采用流水线操作，提供特殊的DSP指令，可以快速实现各种数字信号处理算法。TMS320LF240芯片是TI公司TMS320系列J中的一种16位定点DSP®片，是目前应用 最为广泛的芯片。基于TMS320C2xxDSP CPUg结构设计提供了低成本、低功耗、高性能的 处理能力，对电机的数字化控制非常有用。同时, 几种先进的外设被集成到该芯片内 , 形成了真正意义上的数字控制器。一、 2407 的基本特点和资源配置LF24

2、07 DSP具有TMS3208歹U DSP勺基本功能之外，还有其自身特点：? 采用高性能静态CMO孩术，使得供电电压降为3.3V,减小了控制器的功率损耗； 30MIPS的执行速度是的指令周期缩短到 33ns （30MHZ ,从而提高控制器的实时控制能 力；? 基于 TMS320C2XX DSP CPUft核保证了 TMS320LF2407DSP码和 TMS32原歹U DSP弋码 兼容；? 片内有高达32K字X 16位的Flash程序存储器；高达2.5KX16位的数据/程序RAM 2K 字的单口RAM；? SPI/SCI 引导 ROM;? 两个事件管理模块EVAffi EVB每个均包括如下资源：

3、两个16位通用定时器；8个16 位的脉宽调制通道（PWM ,可以实现三相反相器控制、PWMJ中心或边缘校正、当外部 引脚PDPINTX出现低电平时快速关闭PWMB道；防止击穿故障的可编程的 PWME去控制; 对外部事件进行定时捕获的 3 个捕获单元；片内光电编码器接口电路； 16 通道的同步 ADC专换器。? 可扩展的外部存储器具有192Kx 16位空间，分别为64K字程序存储空间，64K字的数据 存储空间和64K字的I/O存储空间；? 看门狗（WD定时器模块；? 10位的ADC专换器，其特性为：最小转换时间为 500ns, 16个多路复用的输入通道、可 选择两个事件管理器来触发两个 8通道输

4、入ADC专换器或一个16通道输入的A/D转换 器；? 基于锁相环（PLL）的时钟发生器；? 高达 41 个可单独编程或复用的通用输入输出引脚（GPIO）；? 5 个外部中断（两个驱动保护、复位和两个可屏蔽中断）；? 电源管理，具有3 种低功耗模式，能够独立的将外围器件转入低功耗工作模式；二、 数字和混合信号的外设事件管理器；CAN（Controller Area Network），即控制器区域网；串行通信接口（ SCI）和16位串行外部设备接口（ SPI）;模数转换器（ADC）；系统保护，例如低电压保护和看门狗定时器。DSP引脚功能介绍TMS320LF240控制器具有144条引脚，如图1所示，

5、其引脚功能如表1所示ssu9-«-07HH4 n 8£uu<【8SUS nSM3 一 3步rHnfr*> 另二 用g【10.3岁rFa品 LxlnjrR5uil(KKW W 玄-?LH r wMEdclraN&n 口!=N厚彳耳鬻离片寓离署口 口骂房再麻而用患信口胃用台芸工工？受Egg"nrerj m V SSD ( VLDt5 (WiiMTA ( T apwnm'JC*? E ( FLLFZ R.U *4c4 ( w gfWJCNW DIO ( T FFWWTieWFUm du tZFVra'TZUilOPBS ( WrftK

6、JD ( 012( JUNT2- <JGSOGyaPJ» bi3 x»n iioPAjr (0i< (笫中口JQF刖(SCHXD.'JflPXif (Dll ( 冕的t VQfli I SF-WJ3P口 舄体 SFSOftl.'JQFCJ 卬HWjOFE f AU /dKJgdi ( 1113IEZl24 252S 即砰TMS320LF2407 PEG-Ira5*n3dw-w/M力¥L*L"u rt-iL8Ms电电Lyw, 寸叫dofJyMLVk hMdEX _&£ %8n9-d£a$OQ>s

7、>DgvJ. B.sicL sbsst 二<Msg9os>EsdDT-JVAr:<"I QB 10? 106. 10& IM 10J 1皿 IQi 10019493)AOaNIII worffil A0C3lN1】ADD3ADQN11ADCiNCMj ACC3 4l麻后N14ADC NOE-ADO NOTADQN1Jt二尼日J VtEJQ.1.Fl EMUI.CFEdhlUOjTTtre)vcc】¥军；前CAPS.XJfcF I #DflA31电1cAp LmdKlEO )M)*1)vflQO1 Vwv331。* i)*2CLMDI/nCPE

8、O图1 TMS320LF2407!勺弓|脚布置引脚号引脚名功能事件管理器A (EVA)83CAP1/QEP1/IOPA3捕获输入#1/正交编码脉冲输入#1(EVA)或通用I/O79CAP2/QEP2/IOPA4捕获输入#2/正交编码脉冲输入#2(EVA)或通用I/O75CAP3/IOPA5捕获输入#3(EVA)或通用I/O56PWM1/IOPA6比较/PWM俞出引线# (EVA)1或通用I/O54PWM2/IOPA7比较/PWM俞出引线# (EVA)2或通用I/O52PWM3/IOPB0比较/PWM俞出引线# (EVA)3或通用I/O47PWM4/IOPB1比较/PWM俞出引线# (EVA)4

9、或通用I/O44PWM5/IOPB2比较/PWM俞出引线# (EVA)5或通用I/O引脚号引脚名功能40PWM6/IOPB3比较/PWM俞出引线# (EVA)6或通用I/O16T1PWM/T1CMP/IOPB4TMR1比较/&出(EVA)或通用I/O18T2PWM/T2CMP/IOPB5TMR2:匕较/&出(EVA)或通用I/O14TDIRA/IOPB6通用定时器计数方向选择(EVA或通用I/O ,若TDIRA=1 则为九:计数，否则为减计数37TCLKINA/IOPB7通用定时器(EVA外部时钟卒&入或通用I/O。注意， 定时器也可以使用内部时钟。事件管理器B (EV

10、B)88CAP4/QEP3/IOPE7捕获输入#4/正交编码脉冲输入#4(EVB)或通用I/O81CAP5/QEP4/IOPF0捕获输入#5/正交编码脉冲输入#5(EVB)或通用I/O69CAP6/IOPF1捕获输入#6(EVB)或通用I/O65PWM7/IOPE1比较/PWM俞出引脚#7(EVB)或通用I/O62PWM8/IOPE2比较/PWM俞出引脚#8(EVB)或通用I/O59PWM9/IOPE3比较/PWM俞出引脚#9(EVB)或通用I/O55PWM10/IOPE4比较/PWM俞出引脚#10(EVB)或通用I/O46PWM11/IOPE5比较/PWM俞出引脚#11(EVB)或通用I/O

11、38PWM12/IOPE6比较/PWM俞出引脚#12(EVB)或通用I/O8T3PWM/T3CMP/IOPF2TMR3:匕较/&出(EVB)或通用I/O6T4PWM/T4CMP/IOPF3TMR4匕较/&出(EVB)或通用I/O2TDIRB/IOPF4通用定时器计数方向选择(EVB或通用I/O 当TDIRA=1时，选择加计数，否则选择减计数126TCLKINB/IOPF5通用定时器(EVB外部时钟卒&入或通用I/O:可用内部时 钟模数转换器(ADC)112ADCIN0ADC勺模拟输入#0110ADCIN1ADC勺模拟输入#1107ADCIN2ADC勺模拟输入#2105A

12、DCIN3ADC勺模拟输入#3103ADCIN4ADC勺模拟输入#4引脚号引脚名功能102ADCIN5ADC勺模拟输入#5100ADCIN6ADC勺模拟输入#699ADCIN7ADC勺模拟输入#7113ADCIN8ADC勺模拟输入#8111ADCIN9ADC勺模拟输入#9109ADCIN10ADC勺模拟输入#10108ADCIN11ADC勺模拟输入#11106ADCIN12ADC勺模拟输入#12104ADCIN13ADC勺模拟输入#13101ADCIN14ADC勺模拟输入#1498ADCIN15ADC勺模拟输入#15115VREFHIADCfe拟输入经委电压图电平输入端114VREFLOADC

13、fe拟输入经差电压低电平输入端116VCCAADCf拟供电电压（3.3 V）117VSSAADC奠拟地CAN串口通信（SCI）、串行外部设备接口（ SPI）70CANRX/IOPC7CANS收数据月却或通用I/O脚72CANTX/IOPC6CAN®送数据却或通用I/O脚25SCITXD/IOPA0SCI异步用行口发送数据引脚或通用I/O26SCIRXD/IOPA1SCI异步用行口接收数据引脚或通用I/O35SPICLK/IOPC4SPI时钟引脚或通用I/O30SPISIMO/IOPC2SPI从动输入、主控输出或通用I/O引脚32SPISOMI/IOPC3SPI从动输出、主控输入或通用

14、I/O引脚33S?STE?OPC5SPI从动发送使能（可选）引脚或通用I/O外部中断、时钟133RS复位引脚，当RS为高电平时，从程序存储器的0位址开始 执行；当WDt时器溢出时，在RS脚产生一个系统复位脉 冲。R?低电平时，导致240x终止执行，PC=1引脚号引脚名功能7PDPW?功率驱动保护中断输入引脚，当电机驱动/电源逆变器不正 常时，如出现过压、过流时，该中断肩效， PWM? (EVA 置为高阻态PDP1NT?"个下降沿敏感的中断。23XINT1/IOPA2外中断或通用I/O21XINT2/ADCSOC/IOPD外部用中断2可做AD转换开始输入引脚或通用I/O。0XINT1/

15、2都是边沿肩效、边沿极性可编程。73CLKOUT/IOPE0时钟输出或通用I/O脚.输出时钟为CPU寸钟或监察定时器 时钟，这由系统控制状态寄存器中 CLKSRC：定。当不作为 时钟输出，可以用作通用I/O。137PDP1NT?功率驱动保护中断输入引脚，当电机驱动/电源逆变器不正 常时，如出现过压、过流时，该中断肩效， PWM? (EVA 置为高阻态。PDRNT?外下降沿敏感的中断。振荡器、锁相环(PLL)、FLASH引导和其他123XTAL1/CLKINPLL振荡器输入引脚。晶体振荡器或时钟源输入到PLL时，该引脚接到参考晶体振荡器的一端。124XTAL2晶体振荡器、PLL振荡器输出引脚。该

16、引脚接到参考晶体 振海器的一端，当EMU1 /OFF?低电平时，该引脚为高阻 态。12PLLVCCAPLL 电压(3.3V)131IOPF6通用I/O引脚121BOOT?EN?引导ROMS能，通用IO、XF弓唧，该引脚在复位期间被 输入采样，以更新SCSR2.3，然后驱动XF作为输出信 号。复位之后，XF被置高电平，BOOT?EN?O无源回 路。11PLLFPLL外接滤波器输入110PLLF2PLL外接滤波器输入258VCCP (5V)FLASH®程电压输入引脚。在硬件仿真时，该引脚必须为 个5V。在程序卜载时，该引脚可以为5 V或0V。运行时， 该引脚必须接地，在该引脚上，不要使用

17、任何限流电阻。引脚号引脚名功能60TP1FLASH车歹1测试弓|脚，悬空。63TP2FLASH车歹1测试弓|脚，悬空。119B?7IOPC1分支控制输入引脚，BIO指令检测该引脚电平，若为低， 则执行分支程序；若不用该引脚，则应该将其拉为高电平；所有控制器复位 时，将该位配置为分支控制输入，不用此功能时，该引脚 可以作为I/O 口仿真和测试90EMU0具有内部上拉的仿真器I/O的#0号引脚。当TRST5唧拉为 高电平时，该引脚用作指向来自仿真器系统的中断，通过 JTAG扫描可定义为I/O引脚；91EMU1/ OFF?仿真器#1引脚，该引脚可禁用所有输出。当TR?ST引脚为高 电平时，该引脚用作

18、来自或指向仿真器系统的中断，通过 JTAG扫描可定义为I/O引脚；当TR?H脚拉为低电平时， 该引脚设置为Om脚，当低电平肩效时所有的输出引脚 驱动为高阻态。注意：O?用于测试和仿真（不用于多处理应用），因 此对于OFF?状态后以下几种：T?ST=0;EMU=0 EMU1O? =0135TCK带内部上拉的JTAGM试时钟139TDI带内部上拉的JTAGM试数据/&入。在TCK的上升沿从TDI 输入的数据被锁存到选定的寄存器（指令或数据）142TDOJTAG扫描/&出，测试数据输出（TDO）。在TCK下降沿，选定 寄存器中的内容（指令或数据）被移出到 TDO5唧144TMS带内部

19、上拉的JTAGM试数据/&入，在TCK的上升沿锁存到 TAP控制器中。36TMS2带内部上拉的JTAGW试方式选择2.该串行控制输入在TCK 的上升沿锁存到TAP空制器中，只用于测试盒仿真，在用 户应用中该引脚可以不接引脚号引脚名功能1TRST带内部下拉的JTAGM试复位。当TRW为高电平时，扫 描系统控制器运行，若该引脚未接或处于低电平时，控制 器运行在功能模式，并且测试复位信号无效。地址、数据、存储器控制信号87DS数据空间选通引脚。IS、DS?口PS总保持为高电平，除非要 用低电平请求访问相关的外部存储器或 I/O空间，在复 位、掉电和EMU低电平有效时该引脚被置为高阻态。82自

20、I/O空间选通引脚。IS、醐口PS总保持为高电平，除非要 用低电平请求访问相关的外部存储器或 I/O空间，在复 位、掉电和EMU低电平有效时该引脚被置为高阻态。84PS程序空间选通引脚。IS、DS?口PS总保持为高电平，除非要 用低电平请求访问相关的外部存储器或 I/O空间，在复 位、掉电和EMU低电平有效时该引脚被置为高阻态。92R/W读/写选通信号，通常为读方式（高电平），除非低电平请 求执行写操作，当EMU1OFF?电平有效和掉电时该引脚被 置为高阻态。19W/R/IOPC0写/读选逋或通用I/O 口，通常为低电平，除非在执行存储 器写操作时采薇高电平89W?写使能引脚，该信号下降沿表示

21、控制器驱动外部数据线，对所有的外部程序、数据和I/O接口肩效：当EMU1OFR? 电平有效时，该引脚被置为高阻态。96STR?外部存储器访问选项，该引脚一直为高电平，除非插入一 个低电平来表十个外部总线周期：在访问片外空间时该 信号有效：当EMU1OFF?电平有效和掉电时该引脚被置为 高阻态。120READY访问外部设备时，该引脚被拉为低电平来增加等待状态，它表十 个外部器件作为将要完成的总线处理的任务做好 准备，若该外设没有准备好，则将该引脚拉为低电平； （此时，处理器将等待一个周期，并在此检测该引脚）。引脚号引脚名功能118mpm?微处理器/微控制器方式选择引脚，复位时若该引脚为低电 平，

22、则工作在为控制方式；若复位时该引脚为高电平，则 工作在微处理器方式，同时将 mpM?位。93/RD读使能信号对所有I/O有效，当EMU1OFR?电平有效时， 该引脚置为高阻态。122ENA_144高电平输入有效时使能外部接口信号，若为低电平没有外 部存储器；若DS为低电平则产生一个无效的地址，该引脚 内部下拉。97V?S溺?？可视输出使能（当数据总线输出有效时）。在可视输出方 式下，在外部数据总线驱动为输出的任何时候该引脚有效 （为低电平）。当运行在可视方式下，该引脚可用作外部 编码逻辑，以防止数据总线冲突。80A016位地址总线第0位（bit0 ）78A116位地址总线第1位（bit0 ）7

23、4A216位地址总线第2位（bit0 ）71A316位地址总线第3位（bit0 ）68A416位地址总线第4位（bit0 ）64A516位地址总线第5位（bit0 ）61A616位地址总线第6位（bit0 ）57A716位地址总线第7位（bit0 ）53A816位地址总线第8位（bit0 ）51A916位地址总线第9位（bit0 ）48A1016位地址总线第10位（bit0 ）45A1116位地址总线第11位（bit0 ）43A1216位地址总线第12位（bit0 ）39A1316位地址总线第13位（bit0 ）34A1416位地址总线第14位（bit14 ）31A1516位地址总线第15位（

24、bit15 ）127D016位数据总线第0位（bit0 ）引脚号引脚名功能130D116位数据总线第1位（bit0 ）132D216位数据总线第2位（bit0 ）134D316位数据总线第3位（bit0 ）136D416位数据总线第4位（bit0 ）138D516位数据总线第5位（bit0 ）143D616位数据总线第6位（bit0 ）5D716位数据总线第7位（bit0 ）9D816位数据总线第8位（bit0 ）13D916位数据总线第9位（bit0 ）15D1016位数据总线第10位（bit0 ）17D1116位数据总线第11位（bit0 ）20D1216位数据总线第12位（bit0 ）2

25、2D1316位数据总线第13位（bit0 ）24D1416位数据总线第14位（bit14 ）27D1516位数据总线第15位（bit15 ）电源电压29、50、86、129VDD内核电源电压+3.3V数字逻辑电源电压。4、42、67、77、95、141VDDOI / O 缓冲电源电压+3.3V,数字逻辑和缓冲器电源电压。28、49、85、128VSS内核电源地，数字参考地。3、41、66、76、94、125、140VSSOI/O缓冲器电源地，数字逻辑和缓冲电源地。四、DSP的功能结构TMS320LF240用脚可以按功能表示为如图2所示的功能结构a穴2CL<OJT'CPD2<

26、33 V：电STPlTF2Yqcp牢环READYSTRiiEM IM口二 niUTACW,口ER M2C 4p2XPgi MMCAPi I0PA5PWJ1 'OfWfiNZW'B想VH 102hwue JONHTORA CPe6TClMi IOP071叫u由口况E W ,旧=01-1 AY-UW ign* 友M/TiCMP心/士TTV-xrM-A15DO 1152M_-, 3_ jZ 利再J ="，JT"BiaOPCl3J FPLLYmaPLLF2XTNJ Q”tmXTAL2ADCiMMHMyCJW?ADCIHM-ADCiH 特VCCA*S£AVrehiVrEFUJx iutsdc sac? an。:SC1TJCD.'©P 阳 苫口政OIOP即£PlS MOJ堂堂SPiswiNcaSPlCLKaUS PISTE 1OPC5七附41乂4解强 SHRxmcrPE A；口 -7.10Pm中了pq| 蜕0 7： iOM