数字电子练习题

1、 数字电子技术基础习题 第一部分 门电路一、 填空题1. 数字集成电路按开关元件不同，可分为 TTL集成电路 和 CMOS集成电路 两大类。2. 数字电路中的三种基本逻辑门电路是 与门 、 或门 、 非门 。 ENYA B 图1 填空题5用图 3.三态门是在普通门的基础上增加 控制 电路构成的，它的三种输出状态是 高电平、 低电平 和 高阻态 。4. 与门、与非门的闲置输入端应接 高 电平；或门、或非门的闲置输入端应接 低 电平。5. 图1所示三态门在时，Y的输出状态是 高阻态 。6. 利用TTL与非门实现输出线与应采用 OC 门，实现总线传输应采用 三态 门。7. 图2为几种常见逻辑门电路的

2、逻辑符号，试分别写出其名称和逻辑表达式。A B Y(a) YA B YA B 1(d)(c)图2 填空题7用图 1A Y(b) 名称 逻辑表达式 名称 逻辑表达式（a） 与门 Y=AB ； （b） 非门 ；（c） 与非门 ； （d） 或非门 。8. 当决定某一件事情的多个条件中有一个或一个以上具备时，该件事情就会发生，这种关系称为 或 逻辑关系。二、 选择题1. 下列几种逻辑门中，能用作反相器的是 C 。A. 与门 B. 或门 C. 与非门2. 下列几种逻辑门中，不能将输出端直接并联的是 B 。A. 三态门 B. 与非门 C. OC门3. TTL与非门的输入端在以下四种接法中，在逻辑上属于输入

3、高电平的是 C 。A. 输入端接地 B. 输入端接同类与非门的输出电压0.3V C. 输入端经10k电阻接地 D. 输入端经51电阻接地4. TTL与非门的输入端在以下4种接法中，在逻辑上属于输入低电平的是 D 。A. 输入端经10k电阻接地 B. 输入端接同类与非门的输出电压3.6V C. 输入端悬空 D. 输入端经51电阻接地5. 逻辑电路如图3所示，该电路实现的逻辑关系为 C 。A. B. C. D. 6. 图4为TTL逻辑门，其输出Y为 D 。A. B. C. D. Y151A B C 图4 选择题6用图图5 选择题7用图A B 111Y1图3 选择题5用图YA B 17. 图5电路实

4、现的逻辑功能是 C 。A. B. C. D. 8. 门电路使用时需要外接负载电阻和电源的是 D 。A. 与门 B. 与非门 C. 异或门 D. OC门9. 以下各种接法不正确的是 D 。A. 与非门闲置输入端接1 B. 或非门闲置输入端接地C. TTL与非门闲置输入端悬空 D. CMOS 门闲置输入端悬空10. 图6中能实现功能的TTL门是 B 。YA B +5VYA B (B)(A) (C)图6 选择题10用图YA 11. 图7中，能实现的逻辑门是 C 。YA (B)(A) (C)图7 选择题11用图YA B 1(D)Y=1A B A B Y=112. 图8中电路连接和给定逻辑功能都正确的是

5、 C 。图8 选择题12用图(D)RLVCCYA BC DYA B 1YA B 1(B)(A) (C)A YB VCC 三、判断题（正确的打，错误的打×）1. 凡是TTL门，都不可以将多个门的输出端直接并联。（ × ）2. 在非门电路中，输入高电平时，输出为低电平。（ ）3. TTL门电路输入端悬空相当于输入高电平。（ ）4. CMOS门电路闲置输入端可以悬空。（ × ）5. 三态门是指门电路有三种输入状态。（ × ）6. 与非门闲置输入端可以接地。（ × ）7. 两个OC与非门线与，可以实现与或非逻辑。（ ）8. 两个三态门输出端并联，实现的

6、是逻辑与关系。（ × ）9. 与非门的逻辑功能是“全1出1，有0出0”。（ × ）10. 所有门电路都可以用于总线传输。（ × ）11. TTL门电路允许电源电压变化范围比CMOS门电路的要宽。（ × ）12. 使能端低电平有效的三态门，当使能端为低电平时，输出端呈高阻态。（ × ）13. 有源推拉式输出的门电路输出端可以并联。（ × ）四、简答题1. 什么是数字电路？数字电路有哪些主要特点？。(略)2. 作出与门、或门、非门、与非门、或非门、异或门的逻辑符号、真值表、并归纳其逻辑功能。(略)3. 试比较TTL门与CMOS门的主要优缺

7、点。（答：TTL速度快，功耗大。CMOS反之。）4. TTL门、CMOS门电路的闲置输入端应如何处理？(略)5. 如何识读集成逻辑门电路的引脚？(略)6. 试说明与非门、或非门、异或门能否作反相器使用？如果可以，各输入端应如何连接？(略)7. 试说明下列各种门电路中哪些可以将输出端并联使用？(答：2、4、5、6可以)（1）具有推拉式输出级的TTL电路；（2）TTL电路的OC门；（3）普通的CMOS门；（4）TTL电路的三态输出门；（5）漏极开路输出的CMOS门；（6）CMOS三态门。8. 在使用TTL门电路和CMOS门电路时，应分别注意哪些问题？(略)9. 三态门有何特殊功能？它有何用途？(略

8、)10. 试说明OC门的主要用途。(略)五、逻辑电路分析题1. 指出图9中各门电路的输出是什么状态（高电平、低电平、或高阻态）。假定它们都是TTL门。Y1UIL10kUIHY3UILVCC ENY2UIL110k图9 电路分析题1用图高电平低电平高阻态2说明图10中各门电路的输出是高电平还是低电平？假定它们都是CMOS门。图10 电路分析题2用图Y21UIHUIL VDDRLY3VDDY1UIH10k高电平低电平低电平3. 图11所示TTL门电路，输入端1、2为闲置端，试问哪些接法是正确的？（答：a、b、d、e、g正确）图11 电路分析题3用图(a) (d)(c)(b) (e) (h)(g)(

9、f) ABY21+5VABY21+5VABY21+5VABY21+5VABY121+5VABY121+5VABY121+5VABY121+5V六、画图题A B Y1 Y2 =1 Y3 Y4 图12 题六用图Y3AB1AY11Y2B0A B Y4=1先写出图12所示各门电路的逻辑表达式，再根据输入信号A、B的波形，对应画出各个门的输出波形。解；Y1=AY2=1Y3=A+BY4=AB + AB 波形如图12第二部分 组合逻辑电路一、 填空题1. 逻辑代数的三种基本逻辑运算是 与 、 或 和 非 ，在电路上，分别用 与 门、 或 门和 非 门来实现。2. 逻辑变量和逻辑函数的取值只有 0 和 1 两

10、种可能。3. 逻辑函数的表示方法有 真值表 、 逻辑表达式 、 逻辑图 、 波形图 、 卡诺图五种。4.“全1出0，有0出1”描述的逻辑关系是 与非逻辑 。5. 0 ， 1 。6. ， A+B ， A 。7. 时，函数之值为 1 。8. 二进制的基数是 2 ，其第位的权值是 2i 。9. 在二-十进制码中，1位十进制数用 4 位二进制码表示，8421BCD码从高位到低位的权值依次为 8、4、2、1 。10.（93）10=（ 101 1101 ）2，（93）10=（ 1001 0011 ）8421BCD11. 最简与或式的标准有两个，即 与项数最少 、 每个与项中变量数最少 。12. 常用的集成

11、组合逻辑电路有 编码器 、 译码器 、 数据选择器 等。13. 编码器的功能是将输入信号转化为 二进制代码输出 。14. 编码器可分为 二进制编码器 和 二十进制编码器 ，又可分为 普通编码器 和 优先编码器 。15. 常用的译码器电路有 二进制译码器 、 二十进制译码器 和 显示译码器 等。 16. 七段显示译码器74LS48输出高电平有效，用以驱动共阴极LED显示器。当输入时，输出= 1011011 ，显示字形 5 。17. 数据选择器的逻辑功能是 从2n个输入信号中选择一个送到唯一输出端 ；数据分配器的逻辑功能是 根据地址信号的要求将公共总线上的一路输入数据分配到指定输出通道上去 。二、

12、 选择题1.“入1出0，入0出1”的逻辑运算关系属于 C 。A. 与运算 B. 或运算 C. 非运算 D. 与非运算2. 使函数的值为0的变量取值组合为 C 。A. 00、11 B. 00、10 C. 01、10 D. 01、113. 使函数之值为1的变量取值组合是 A 。A. 00 ，至少有一个0 B. 01 ，至少有一个1C. 10 ，11 D. 11 ，任意组合4. ，当时， D 。A. B. C. D. 5. 3个逻辑变量的取值组合共有 C 种。A. 3 B. 6 C. 8 D. 166. 下列逻辑函数属于与非式的是 B 。A. B. C. D. 7. 与相等的式子是 A 。A. B.

13、 C. D. 8. 图1所示波形关系的逻辑函数表达式为 C 。A. B. C. D. 图1 选择题8用图ABY9. 表1所示的真值表，其函数式为 C 。A. B. C. D. 10. 余3码的0011对应的十进制数是 C 。A. 3 B. 6 C. 0 D. 911. 二进制数1001 0110转换为十进制，应得 A 。A. 150 B. 151 C. 96 D. 9812. 十进制数35转换为二进制数得 A ，转换为8421BCD码得 C 。A. 100011 B. 100001 C. 00110101 D. 0101001113. 属于无权码的是 B 。A. 8421码 B. 余3码 C.

14、 2421码 D. 自然二进制码14. 组合逻辑电路通常由 A 组成。A. 门电路 B. 编码器 C. 译码器 D. 数据选择器15. 8线-3线优先编码器74LS148，低电平输入有效，反码输出。当对编码时，输出为 C 。A. 000 B. 101 C. 010 D. 10016.优先编码器同时有两个或两个以上信号输入时，是按 D 给输入信号编码。A. 高电平 B. 低电平 C. 高频率 D. 高优先级17. 8421BCD译码器74LS42输出低电平有效，当输入时，其输出等于 D 。图2 选择题18用图01A1D1D24选1MUXBAA0D0YD3A. 0000000010 B. 1011

15、111111 C. 0100000000 D. 111111110118. 4选1数据选择器构成逻辑函数产生器的电路连接如图2所示，该电路实现的逻辑函数是 C 。A. B. C. D. 三、判断题（正确的打，错误的打×）1. 逻辑变量的取值中，1比0大。（ × ）2. 如果，则。（ × ）3. 组合逻辑电路具有记忆功能。（ × ）4. 3位二进制编码器有3个输入端，8个输出端。（ × ）5. 二-十进制译码器又叫4线-10线译码器。（ ）6. 驱动共阴极LED显示器的译码器输出为高电平有效；而驱动共阳极LED显示器的译码器输出为低电平有效。（

16、）7. 二进制译码器和二-十进制译码器，对应于一个输入代码，只有唯一一个输出端输出有效电平。（ ）8. 要给8个信号编码，至少需要4位二进制数。（ × ）9. 共阴极LED数码管要用“0”电平驱动；共阳极LED数码管要用“1”电平驱动。（ × ）10. 优先编码器在同一时刻允许输入多个请求编码信号，并对所有请求信号编码。（× ）11. 待编码信号数为个，输出代码位数为位，它们的关系一定要满足。（ ×）12. 能将输入信号转变为二进制代码的电路称为译码器。（ × ）13. 数据选择器是一个单输入、多输出的组合逻辑电路。（ × ）四、计算

17、题1. 将下列十进制数转换为二进制数。（1）（25）10=（11001）2 （2）（53.25）10=（110101.01）22. 将下列二进制数转换为十进制数。（1）（1001）2 =（9）10 （2）（1001011）=（75）103. 将下列各数转换为8421BCD码。（1）（100011）2 =（0011 0101）8421BCD （2）（231）10=（0010 0011 0001）8421BCD4. 将下列数码分别看作自然二进制数和8421BCD码，求出相应的十进制数。（1） 10010111 （2） 0101 0110 0011（10010111）2=（151）10 （0101

18、0110 0011）2=（1379）10 （10010111）8421BCD=（97）10 （0101 0110 0011）8421BCD=（563）10五、组合逻辑电路设计题1. 某产品有A、B、C、D四项指标。其中规定主要指标A、B必须满足要求，其余指标C、D只要有一个达标即可判定产品Y为合格。试设计一个逻辑电路实现此产品合格判定功能，要求：（1）列出真值表，（2）写出输出函数的最简与或式，（3）画出用与非门实现该电路的逻辑图。解:（1）（2） （3） B YA D C 2. 现有三个车间，每个车间各需10kW电力，这三个车间由两台发电机组供电，一台功率为10kW，另一台功率为20kW。三

19、个车间经常不同时工作。试用与非门和异或门设计一个逻辑电路，能够根据各车间的工作情况，以最节约电能的方式自动完成配电任务。解:（1）（2） （3）C Y2Y1=1=1A B 3. 用集成译码器74LS138和4输入与非门实现表2所示真值表的逻辑功能。先写出逻辑表达式，再画出逻辑电路图。 解:（1） S2S1+5V74LS138Y1S2AS2BY2Y3Y5Y6Y0Y7S1A2A1A0ABCY4（2）4. 分别用8选1数据选择器和4选1数据选择器实现逻辑函数，画出逻辑图。5AD0A1D5D7D1D6D4A2A0YD2D3BC0111514131210112349774LS151ST解:（1） （2）

20、4选1MUXCBA0D1A0D0D2D3A1EY5. 设计一个电路实现图3所示的逻辑功能。要求：（1）列出真值表，（2）写出函数表达式，（3）用4选1数据选择器实现电路。ABY图3 组合逻辑电路设计题5用图解:（1） （2） （3）BAD1A0D0D2D3A1EY4选1MUX0110六、组合逻辑电路分析题1. 试分析图4所示电路的逻辑功能。图4 电路分析题1用图YA B C 解:（1） （2）（3）三人表决器电路2. 试分析图5所示电路的逻辑功能。图5 电路分析题2用图111YA B 11解:（1） （2）（3）二变量同或电路3. 图6是BCD-七段显示译码/驱动器74LS48驱动一位数码管的

21、连接方法。请问，当输入8421BCD码为时，图中发光二极管的亮灭情况如何？数码管显示的字形是什么？图6 电路分析题3用图BCD码输入1001174LS48七段数码管BS2011k×7解:（1）a、b、c、d、g亮，e、f灭。显示“3”。4. 二-十进制译码器74LS42按图7连接。请列出电路的真值表，说明电路的逻辑功能。图7 电路分析题4用图 使能输入地址码输入闲置74LS42 解:由真值表可知，电路实现3线-8线译码器的逻辑功能。5. 3线-8线译码器74LS138构成的电路如图8所示，为输入变量。试写出输出函数的最简与-或表达式，列出真值表，描述此电路的逻辑功能。图8 电路分析题

22、5用图+5V74LS138 解：（1） （2）（3）判奇电路第3章 集成触发器一、填空题：1触发器有 两 个稳定状态，当，时，称为 0 态；当，时，称为 1 态。2基本RS触发器有保持 、置0 、置1 功能；D触发器有 置0 和 置1功能。3JK触发器具有 保持 、 置0 、置1 和 翻转 的功能。4欲使JK触发器实现的功能，则输入端J应接 高电平，K应接高电平。5触发器的逻辑功能通常可用真值表、 特性方程 、状态转换图 和 工作波形图 四种方法描述。6. 由两个与非门组成的同步RS触发器，在正常工作时不允许输入S=R=1，即约束条件为SR= 0 。7. 触发器按逻辑功能分为 RS 、 JK

23、、 D 、 T 、 T 五种类型。8. 欲将JK触发器转换为T触发器，只需令J= K = T ，去掉JK触发器的 置0 和 置1 两种功能即可。二、选择题：1由与非门组成的基本RS触发器，不允许输入和的变量取值组合为 A 。A. 0 0 B. 0 1 C. 1 0 D. 1 12存在空翻问题的触发器是 B 。A. 边沿D触发器 B. 同步RS触发器 C. 主从JK触发器3仅具有“置0”“置1”功能的触发器叫 C 。A. JK触发器 B. RS触发器 C. D触发器4仅具有“保持”“翻转”功能的触发器叫 B 。A. JK触发器 B. T触发器 C. D触发器5具有“置0”“置1“保持”和“计数翻

24、转”功能的触发器叫 A 。A. JK触发器 B. D触发器 C. T触发器6仅具有“翻转”功能的触发器叫 B 。A. JK触发器 B. T触发器 C. D触发器7JK触发器用做T触发器时，控制端J、K正确接法是 B 。A. B.JK1 C. 8D触发器用做T触发器时，输入控制端D的正确接法是 B 。A. B. C. D19触发器由门电路构成，但它不同于门电路的功能，主要特点是 B 。A. 和门电路功能一样 B. 有记忆功能 C. 没有记忆功能10TTL型触发器的直接置0端Rd、置1端Sd正确用法是 C 。 A. 都接高电平“1” B. 都接低电平“0” C. 逻辑符号有小圆圈时，不用时接高电平

25、“1”，没有小圆圈时，不用时接低电平“0”11当T触发器的T=1时，触发器具有 C 功能。A. 保持 B. 禁止 C. 计数 D. 置位12为防止空翻，应采用 C 结构的触发器。A. CMOS B. TTL C. 主从或维持阻塞13存在一次翻转现象的触发器是 C 。A. 边沿JK或边沿D触发器 B. 同步RS触发器 C. 主从JK触发器14. 以下触发器受输入信号直接触发的是 A 。A. 基本RS触发器 B. 同步RS触发器 C.JK触发器15.不能用作计数器的触发器是 A 。A. 同步RS触发器 B. 边沿D触发器 C.边沿JK触发器16. 在CP有效时，若JK触发器的J、K端同时输入高电平

26、，则其次态将会 D 。A. 保持 B. 置0 C. 置1 D. 翻转17. 存在不定状态的触发器是 A 。A. RS触发器 B. D触发器 C.JK触发器 D. T触发器三、判断题（正确的打，错误的打×）1. 一个触发器能够存储两位二进制数。（ × ）2. 触发器有一对互补的输出端。（ ）3. 五种逻辑功能的触发器都能用作寄存器。（ ）4. 主从触发器和边沿触发器克服了空翻，但它们存在一次变化现象。（ × ）5. 存在空翻现象的触发器只能用来锁存数据，而不能用来构成计数器。（ ）6. 令D=JK，就能将JK触发器转换为D触发器。（ ）7. JK触发器的现态为1，欲

27、在CP作用后次态为0，则应使J=K=1。（ ）8. 任何时候D触发器的输出都与输入相同。（ × ）9. 基本RS触发器没有时钟。（ ）10. 触发器是具有记忆功能的逻辑器件。（ ）11. 主从触发器和边沿触发器都是脉冲边沿触发。（ ）四、画图题1在基本RS触发器中，已知、的波形如图1所示，试画，的波形。(初态)图1 画图题1用图QQ解：2在同步RS触发器中，已知R、S的波形如图2所示，试画，的波形。(初态)解：图2 画图题2用图QQ3已知D锁存器有输入波形如图3所示，试画出其Q端的波形（设触发器初态为Q=0）。 图3 画图题3用图CPDQ解：4画出两种JK触发器的逻辑符号：（略）(1

28、) CP脉冲上升沿触发有效；（2）CP脉冲下降沿触发有效。5若JK触发器初态为0，试根据图4中CP、J、K端波形画出，的波形。6已知CP，D和T的输入波形如图5，试画出其相应的输出波形。设初态。7. 在图6（a）所示电路中，加入图6（b）所示的输入波形，试画出其Q端波形，设触发器初态为Q=0。8如图7各触发器，可设其初态为或。试分别画出各电路对应4个CP脉冲作用下的输出端的波形。解：图4 画图题5用图上升沿触发下降沿触发QQQQ解：图5 画图题6用图QQ解：Q(a)ID QCI &XCPCPX(b)图6 画图题7用图QD=XQCP IJCIIK CPIJCIIK图7 画图题8用图（a）

29、（b）（c）（d）IJCIIK CPCIID CPCP Q （c）CP Q （a）CP Q=0 （b）CP Q （d）解： 9如图8所示为两个D触发器构成的时序电路。设第0个CP即初始状态时，试画出在4个CP脉冲作用下、端的波形，列出输出组合对应输入CP脉冲顺序的真值表。Q0 Q1 CPIDCIIDCI图8 画图题9用图D0=Q1，D1=Q0解： CPQ0 Q1 波形图状态图00Q1Q0011011第4章 时序逻辑电路一、填空题1. 对于时序逻辑电路来说，某一时刻电路的输出不仅取决于当时的 输入状态 ，而且还取决于电路 原来的状态 。所以时序电路具有 记忆 性。2. 计数器的主要用途是对脉冲进

30、行计数，也可以用作 分频和定时等。3. 用n个触发器构成的二进制计数器计数容量最多可为2n-1。4. 计数器按计数进位制，常用的有二进制、十进制计数器。5. 用来累计和寄存输入脉冲数目的部件称为计数器。6. 寄存器可分成数码寄存器和移位 寄存器。7. 4位移位寄存器经过4 个CP脉冲后，4位数码恰好全部移入寄存器，再经过 4 个CP脉冲，可以得4位串行输出。8. 寄存器主要用来暂时存放数码或信息，是一种常用的时序逻辑部件。9. 一个触发器可以构成1位二进制计数器，它有2种工作状态，若需要表示n位二进制数，则需要n个触发器。10. 在计数器中，若触发器的时钟脉冲不是同一个，各触发器状态的更新有先

31、有后，则这种计数器称为异步计数器。11. 在计数器中，当计数脉冲输入时，所有触发器同时翻转，即各触发器状态的改变是同时进行的，这种计数器称为同步计数器。二、选择题1. 一个4位二进制加法计数器起始状态为1001，当接到4个脉冲时，触发器状态为C 。A. 0011 B. 0100 C. 1101 D. 11002. 构成计数器的基本单元是C。A. 与非门B. 或非门C. 触发器D. 放大器3. 某计数器在计数过程中，当计数器从111状态变为000状态时，产生进位信号，此计数器的计数长度是A。A. 8 B. 7 C. 6 D. 34. 4个触发器可以构成C 位二进制计数器。A. 6位 B. 5位

32、C. 4位 D. 3位5. 4位二进制计数器有C计数状态。A. 4个 B. 8个 C.16个 D. 32个6. 一位8421BCD码十进制计数器至少需要B个触发器。A. 3个 B. 4个 C. 5个 D. 6个7. 要组成六进制计数器，至少应有 A 个触发器。A. 3个 B. 4个 C. 5个 D. 6个8. 寄存器由 C 组成。A. 门电路 B. 触发器 C. 触发器和具有控制作用的门电路。9. 移位寄存器工作于并入并出方式，则信息的存取与时钟脉冲CP A 关。A. 有 B. 无 C. 时有时无10. 一个4位二进制加法计数器初始状态为0000，经过2008次CP触发后它的状态将变为 C 。

33、A. 0000 B. 0110 C. 1000 D. 100111. 利用M进制计数器构成N（NM）进制计数器，异步清0法或异步置0法用于产生清0或置0信号的状态是 C ；同步清0法或同步置0法用于产生清0或置0信号的状态是 A 。A. SN-1 B. SN-2 C. SN D. SN+1图1 选择题12用图CPQ0Q1Q212. 分析图1所示计数器的波形图，可知它是 B 进制计数器。A. 二进制计数器 B. 五进制计数器C. 六进制计数器D. 十进制计数器三、判断题（正确的打，错误的打×）1. 构成计数器电路的器件必须具有记忆功能。（ ）2. 8421码十进制加法计数器处于1001

34、状态时，应准备向高位发进位信号。（ ）3. 计数器是执行连续加1操作的逻辑电路。（ × ）4. 按照计数器在计数过程中触发器翻转次序，把计数器分为同步计数器和异步计数器。（ ）5. 异步加法计数器应将低位的Q端与高位的CP端相连接。（ × ）6. 寄存器只能用边沿触发的D触发器构成。（× ）7. 寄存器存储输入二进制数码或信息时，是按寄存指令要求进行的。（ ）8. 计数器和寄存器是简单而又常用的组合逻辑器件。（ × ）9. 单拍接收数据寄存器不需清零，当接收脉冲到来时即可将数码存入。（ ）10. 移位寄存器只能串行输入数据。（ ×）11. 十进

35、制计数器有十个触发器组成。（ × ）12. n位二进制计数器，最后一个触发器输出脉冲的频率将降为输入计数脉冲频率的。（ ）13. 四位触发器构成的二进制计数器，其模值最大为15。（ × ）四、综合分析题1. 试画出由D触发器组成的四位右移寄存器逻辑图，设输入的4位二进制数码为1101，画出移位寄存器的工作波形。解：1101110567812341CP DSR Q3Q2Q1Q01011011010000000001101 2. 在图2所示的逻辑电路中，试画出Q1和Q2端的波形，时钟脉冲的波形CP如图所示。设初始状态Q1=Q2=0。图2 综合题2用图 解：1234CPQ1Q23

36、. 根据图3所示的逻辑图及相应的CP、和D的波形，试画出Q1端和Q2端的输出波形，设初始状态Q1=Q2=0。图3 综合题3用图 解：CP12345Q1Q2DRD4. 电路如图4所示，试画出Q1和Q2的波形。设两个触发器的初始状态均为0。图4 综合题4用图1234CPQ2Q1解：图5 综合题5用图5. 图5是一个自循环移位寄存器逻辑图，触发器初始状态为100，在CP端连续输入6个时钟脉冲，用表格形式列出在6个时钟脉冲作用下3个触发器的状态变化。解:或图6 综合题6用图6. 电路如图6所示。设QA=1，红灯亮；QB=1，绿灯亮；QC=1，黄灯亮。试分析该电路，说明三组彩灯点亮的顺序。初始状态三个触

37、发器的Q端均为0。解:由状态表可知，此三组彩灯点亮的顺序为：红灯亮-绿灯亮-黄灯亮-全亮-全灭再依次循环。图7 综合题7用图7. 4位二进制计数器74LS161的逻辑符号如图7所示。请用74LS161组成五进制计数器。（1）用异步清零法。（2）用同步置数法。解:异步清零法11同步置数法118. 分析图8中集成芯片74LS161构成几进制计数器。要求：画出状态转换图。74LS161的功能表见于表4.3.6中。答：图8中集成芯片74LS161构成十进制计数器图8 综合题8用图CP计数脉冲1 1Q2Q1Q0Q3Q2Q1Q0Q3ETEP0 1 1 0174LS161COD3D2D0D110001101

38、101100111111001111Q3Q2Q1Q011001011100110109. 74LS194连成图9所示电路。先清0，再使M1M0=01。在时钟脉冲的作用下，电路的状态如何变换？列出状态转换表，画出状态转换图，说明该电路为摸几计数器。图9 综合题9用图16 15 14 13 12 11 10 9 1 3 4 5 6 7 8 2 VCC74LS194 CPM1Q3Q0Q1Q2M0 DSRD0D1D2D3DSLGND1 答：该电路为模8计数器。状态表与状态图如下：001111100000000111001000Q3Q2Q1Q011110111第5章 脉冲波形的产生与变换一、填空题1.

39、555定时器型号的最后数码为555的是 TTL 产品，为7555的是 CMOS 产品。2. 施密特触发器具有 回差 现象，又称 滞回 特性。3. 单稳态触发器最重要的参数为 脉冲宽度 ；多谐振荡器最重要的参数为 振荡周期 。4. 常见的脉冲产生电路有 多谐振荡器 ，常见的脉冲整形电路有 单稳态触发器 、 施密特触发器 。5. 为了实现高的频率稳定度，常采用 石英晶体 振荡器。6. 单稳态触发器受到外触发时进入 暂稳 态。7. 施密特触发器有 两 个稳态，单稳态触发器有 一 个稳态，多谐振荡器有零 个稳态。8. 单稳态触发器输出脉冲宽度由 定时元件参数 决定；而施密特触发器输出脉冲宽度由 输入信

40、号 决定。9. 施密特触发器只有当输入信号电平处于 回差 范围之内时，电路才保持前一状态。10. 施密特触发器的主要用途有 波形变换 、整形 、脉冲幅度鉴别 、构成多谐振荡器 等。二、 选择题1. 脉冲整形电路有 B、C 。A.多谐振荡器 B.单稳态触发器 C.施密特触发器 D.555定时器2. 多谐振荡器可产生 B 。A.正弦波 B.矩形脉冲 C.三角波 D.锯齿波3. 石英晶体多谐振荡器的突出优点是 C 。A.速度高 B.电路简单 C.振荡频率稳定 D.输出波形边沿陡峭4. TTL单定时器型号的最后几位数字为 A 。A.555 B.556 C.7555 D.75565. 555定时器不可以

41、组成 D 。A.多谐振荡器 B.单稳态触发器 C.施密特触发器 D.JK触发器6. 以下各电路中，可以用于定时的是 B 。 A.多谐振荡器 B.单稳态触发器 C.施密特触发器 D.石英晶体多谐振荡器7. 用555定时器组成施密特触发器，当电压控制端CO外接10V电压时，回差电压为 B 。A. 3.33V B. 5V C. 6.66V D. 10V8.欲将三角波、正弦波等变换为同频率的矩形波，应选用 C 。A. 555定时器 B.单稳态触发器 C.施密特触发器 D.多谐振荡器9. 555定时器的直接置0端不用时，一般与 D 相连。A.阈值输入端 B.触发输入端 C.地 D.电源正端10. 单稳态

42、触发器不能 D 。A.定时 B.延时 C.整形 D.计数11. 属于无稳态电路的是 A 。A.多谐振荡器 B.单稳态触发器 C.施密特触发器 D.基本RS触发器12. 有两个触发电平的电路是 C 。A.多谐振荡器 B.单稳态触发器 C.施密特触发器 D.简单电压比较器三、判断题（正确的打，错误的打×）1. 施密特触发器可用于将三角波变换成正弦波。（ × ）2. 施密特触发器有两个稳态。（ ）3. 多谐振荡器的输出信号的周期与阻容元件的参数成正比。（ ）4. 石英晶体多谐振荡器的振荡频率与电路中的R、C成正比。（ × ）5. 单稳态触发器的暂稳态时间与输入触发脉冲宽

43、度成正比。（ × ）6. 单稳态触发器的暂稳态维持时间用tW表示，与电路中RC成正比。（ ）7. 施密特触发器的正向阈值电压一定大于负向阈值电压。（ ）8. 555定时器的输入端、时，输出端置1，开关管导通。（ × ）9. 广义地说，凡不连续的非正弦电压、电流都可以称为脉冲信号。（ ）10. 555定时器的电压控制端CO不用时，通常将它直接接地。（ × ）11. 在单稳和无稳电路中，由暂稳态翻转到另一个状态，其“触发”信号是由电路内部电容充（放）电提供的，因此无须外加触发脉冲。（ ）12. 单稳态触发器和多谐振荡器均无须外加触发信号就能自动转换状态。（ × ）13. 单稳态电路输入触发脉冲的持续时间应大于暂稳态的维持时间。（ × ）四、简答题1. 555定时器由哪几部分组成？各部分功能是什么？(略)2. 多