FPGA复位的可靠性设计方法

1、fpga复位的可靠性设计方法 对设计中常用的复位设计办法举行了分类、分析和比较。针对fpga在复位过程中存在不行靠复位的现象，提出了提高复位设计牢靠性的4种办法，包括清除复位信号上的毛刺、异步复位同步释放、采纳专用全局异步复位/置位资源和采纳内部复位。上述办法可有效提高fpga复位的牢靠性。对fpga芯片而言，在给芯片加电工作前，芯片内部各个节点电位的变幻状况均不确定、不行控，而这种不确定且不行控的状况会使芯片在上电后的工作状态浮现错误。因此，在fpga的设计中，为保证系统能牢靠进进入工作状态，以及避开对fpga输出关联的系统产生不良影响，fpga上电后要举行复位，且为了消退电源开关过程中引起

2、的颤动影响，复位信号需在电源稳定后经过一定的延时才干撤销，fpga的复位信号需保证正确、稳定、牢靠。在fpga的设计中，多数状况下复位的功能虽能够正常完成，但电路并未得到精确合理的设计，仍存在牢靠性设计缺陷。为确保系统复位的牢靠性，有须要对fpga复位的牢靠性设计办法举行讨论。1 复位设计办法分类复位的目的是在时将设计强制定位在一个可知状态，合理挑选复位方式是电路设计的关键。按照与系统时钟域的关系，复位电路可分为同步复位和异步复位。同步复位是指复位信号只在时钟沿到来时，才有效。否则，无法完成对系统的复位工作。异步复位是指无论时钟沿是否到来，只要复位信号有效，使对系统举行复位。按照是否存在外部复

3、位端口，复位电路又可分为外部复位和内部复位。外部复位是指复位信号主要来自外部引脚的输入，如复位按钮、输出等。内部复位信号则是主要由fpga内部电路产生。2 复位设计办法的比较2.1 同步复位与异步复位2.2.1 同步复位指定同步复位时，always的敏感表中仅有一个时钟沿信号，惟独当初钟沿采集到同步复位的有效电平常，才会在时钟沿到达时刻举行复位操作。若目标器件或可用库中的触发器本身包含同步复位端口，则在实现同步复位电路时可挺直调用同步复位端。然而多数目标器件的触发器本身并不包含同步复位端口，需使复位信号与输入信号组成某种组合规律，然后将其输入到寄存器的输入端。为了提高复位电路的优先级，通常在电

4、路描述时用法带有优先级的ifelse结构，复位电路在第一个if下描述，其他电路在else或elseif分支中描述。复位电路综合后的rtl图1所示。图1 同步复位按照同步电路的特点，其电路优点有1)同步复位有利于基于周期机制的仿真器举行仿真。(2)用法同步复位可设计100%的同步时序电路，有利于时序分析，其综合结果的频率较高。(3)同步复位仅在时钟的有效沿生效，可有效避开因毛刺造成的亚稳态和错误。毛刺信号是由fpga内部结构特征打算的，同步复位在举行复位和释放复位信号时，仅当初钟沿采到复位信号电平变幻时举行相关操作，若复位信号树的组合规律浮现了某种毛刺，此时时钟沿采到毛刺的概率较低，由此通过时钟

5、沿采样，可有效过波复位电路组合规律产生的毛刺，增加了电路稳定性。同步复位的缺点有1)多数目标器件库的触发器本身并不包含同步复位端口，用法同步复位会增强更多规律资源。(2)同步复位的最大问题在于必需保证复位信号的有效时光，需要一个脉宽延展器以确保复位信号有一定脉冲宽度，由此才干保证全部触发器均能有效复位。因为同步复位仅当初钟沿采到复位信号时才会举行复位操作，所以其信号的持续时光要大于设计的最长时钟周期，以保证全部时钟的有效沿都能采样到同步复位信号。实际上，仅保证同步复位信号的持续时光大于最慢的时钟周期是不够的，设计中还需考虑到同步复位信号树通过全部相关组合规律路径时的延时，以及因为时钟布线产生的

6、偏斜。惟独同步复位大于时钟最大周期，加上同步信号穿过的组合规律路径延时和时钟偏斜延时，才干确保同步复位的牢靠。2.2.2 异步复位指定异步复位时，只需在always的敏感表中加人复位信号的有效沿即可，当复位信号有效沿到达时，无论时钟沿是否有效，复位均会立刻发挥其功能。大多数目标器件和asic库的触发器均包含异步复位端口，异步复位会挺直接人触发器的异步复位端口，综合后的rtl图2所示。图2 异步复位电路图按照异步电路的特点，异步复位的优点有1)因为多数目标器件库的触发器都包含异步复位端口，异步复位会节省规律资源。(2)异步复位设计容易。(3)对于多数fpga，均有专用的全局异步复位/置位资源(g

7、sr，global set reset)，还可用法gsr资源，异步复位到达全部寄存器的偏斜最小。异步复位的缺点如下1)异步复位的作用和释放与时钟沿并无挺直关系，异步复位生效时问题并不显然;但当释放异步复位时，若异步复位信号释放时光和时钟的有效沿到达时光几乎全都，则简单造成触发器输出为亚稳态，形成规律错误。(2)若异步复位规律树的组合规律产生了毛刺，则毛刺的有效沿会使触发器误复位，造成规律错误。2.3 外部复位和内部复位外部复位，复位信号主要来自外部引脚的输人。复位信号在电路板上可能会受到来自其他线路的串扰，因此可能产生毛刺，在无需复位系统时，毛刺信号可能导致系统误复位。内部复位，fpga上电配置完成后，由fpga内部电路产生复位信号，复位信号与时钟同步。通常内部复位的设计办法是:设计一个初始值为0x0000的srl16，将其输人接高电平，输出作为复位信号。3 复位牢靠性设计办法3.1 消退复位信号上的毛刺在系统设计中，若采纳低有效复位信号，可根据图3所示办法对复位信号中的毛刺举行消退。延时器件对数据举行延时的长度打算复位毛刺消退电路所能避开的毛刺长度，而延时器件的延时长度也打算需要提