ICS1523型高性能可编程行同步时钟发生器的原理及应用

1、ics1523型高性能可编程行同步时钟发生器的原理及应用ics1523是一款高性能、低功耗的同步，它广泛应用于要求行同步、同步锁相的视频应用领域，因为采纳低混合模式技术，使得它能够为视频工程及辨别率从vga到uxga的显示提供有效的时钟解决计划。ics1523能够提供差分（高达250mhz）或者单路格式（高达125mhz）的像素时钟。动态相位调节可以控制像素时钟相对hysnc的相位，先进的锁相环技术可以挑选内部可编程分频或外部分频，全部的功能都可以通过行业标准的i2c以它的硬件接口举行配置。2 主要特点和引脚功能ics1523的引脚罗列1所示，它采纳24引脚的soic封装，表1所列的是引脚功能

2、。ics1523的主要特点如下：像素频率高达250mhz；频率颤动十分小；动态调节输出时钟相位；单终端sstl_3时钟输出；双缓冲的pll/dpa控制寄存器；可以分离对pll和pda软件复位；/table可挑选内部或者外部环路；3.3v工作电压，输入耐压高达5v；i2c串行接口即可以100khz工作，也可以400khz工作。3 工作原理和内部寄存器3.1 工作原理ics1523的内部组成框图2所示。ics1523的锁相环是针对行同步应用优化设计的，内部高性能施密特触发器在很短时光内对输入的hsinc信号举行预处理，并将处理后的hsync作为整洁的参考信号，预处理后的hsync信号或者hsync

3、的复原信号会在func引脚上浮现，这个输出信号与像素时钟的边界对齐。ics1523内部具有自动上电复位检测电路。假如输入电压值低于它的门限值会自动复位，因而没有须要衔接外部复位信号。动态相位调节功能使得它能够输出相关的hsync信号，并且延时于像素时钟的输出信号，延迟的大小可以通过编程的方式设置，增强延时功能在多个视频源要求必需同步时显得十分实用。ics1523用法行业标准的i2c串行总线接口举行编程。通过该接口能够拜访内部的12个寄存器：1个只写寄存器、8个读写寄存器和3个只读寄存器。按照引脚i2cadr的情况可分离拜访2个ics1523，当此引脚为低电平常，读地址是4dh，写地址是4ch，

4、假如是高电平，则它的读地址是4fh，写地址是4eh，i2c总线接口既可以低速（100khz）工作，也可以高速（400khz）工作，并且有5v耐压。3.2 内部寄存器ics1523有12个控制寄存器，分离为输入控制寄存器、锁相控制寄存器、反馈分配0和1寄存器，dpa偏移寄存器、dpa控制寄存器、输出访能寄存器、晶体分配寄存器、复位寄存器、电路版本寄存器和状态寄存器。下面介绍几个重要的寄存器。（1）状态寄存器（status register）dpa_lock：动态相位调节锁定标记，0=没有锁定，1=锁定。pll_lock：锁相环锁定标记，同上。d2-d7：reserved。（2）复位寄存器（res

5、et register）dpa reset：复位动态相位调节工作寄存器，写xah表示复位dpa工作寄存器。pll reset：复位锁相环工作寄存器，写5xh表示复位pll工作寄存器。其中，写5ah而表示同时复位2个工作寄存器。（3）晶体振荡器分频寄存器osc_div：osc（12引脚）/设置的系数（设置的数值+2）。in_sel：挑选相位/频率检测器的输入信号，0=hsync，1=osc分频器。（4）输出访能寄存器（output enable register）oe_pck：clk（pech）输出访能，0=高阻，1=使能。oe_tck：clk（sstl_3）时钟输出访能，0=高阻，1=使能。o

6、e_p2：chk/2（pecl）输出访能，0=高阻，1=使能。oe_t2：chk/2（sstl_3）输出访能，0=高阻，1=使能。oe_f：func输出访能，0=高阻，1=使能。cl2_inv:clk/2反转使能，0=不反转，1=反转。out_scl：clk分频系列。（5）dpa控制寄存器pa_res0：动态相位调节精度挑选。（6）dpa偏移寄存器dpa_os：动态相位调节偏移。fil_sel：锁相环路挑选，0=外部，1=内部。（7）锁相环路寄存器pfd0-2相位/频率检测增益。psd0-1：后分频系数。（8）输入控制寄存器endls：使能dpa锁存状态输出到lock/ref脚。enpls：使

7、能pll锁存状态输出到lock/ref脚。func_sel：功能输出挑选，0=复原的hsync，1=外部的hsync。fbk_sel：反馈挑选，0=内部反馈，1=外部反馈。4 典型应用4.1 硬件电路ics1523的典型应用电路3所示，该电路为sid13806型显示控制器供视频同步信号。这些信号是sid13806衔接时所需要的。ics1523输入时钟是50mhz（引脚12）、输出clk1（25mhz）、clk2（12.5mhz）和clk3（387.6khz）分离接s1d13806的busclk（60引脚）、clk1（66引脚）、clk12（64引脚）和clk13（引脚）。4.2 软件配置软件配

8、置流程4所示，具体配置过程见下文给出的部分配置程序。结合典型应用还给出相关寄存器的详细配置数值，如表2所示(这些值可通过ics1523专用软件猎取)。配置程序：/ics 1523 initialisationack=ics1523_writebyte(unsigned char)ics_icr，(unsigned char)0)error status =ack；ack=ics1523_writebyte(unsigned char)ics_oe，(unsigned char)ox1a)；error status =ack：tableack=ics1523_writebyte(unsigned

9、 char) ics_od，0xff)error_status |=ack；ack=icsl523_writebyte(unsigned char) ics_dpao，(unsigned char)0)error_status |=ack；nb_trial=0；d0nb_trial+；ack=ics1523_writebyte(unsigned char)ics_icr，0xc1)；error status |=ack；ack=ics1523_writebyte(unsigned char)ics_lcr，0x37)；error_status |=ack；ack=ics1523_writebyte(unsigned char)ics_fd0，0x39)；error_status |=ack；ack=ics1523_writebyte(unsigned char)ics_fd1，ox00)；error_status |=ack；ack=ics1523_writebyte(unsigned char)ics_swrst，ox50)；error_status |=ack；/program l ms