PCB布线用地线屏蔽到底有没有用？

1、PCB布线用地线屏蔽到底有没有用?干扰源”串扰是指相邻的电路导线间由容性耦合或者感性耦合引起能量的转移从而造成的干扰。的能量叠加到 被干扰”的导线上从而造成电路的逻辑被改变的风险。为了使串扰发生，必须在干扰线与被干扰线之间发生耦合，干扰线即有信号传递的线； 被干扰线即我们理想的认为在其中没有任何信号传导。当干扰源导线与被干扰导线在相同层或者相邻层平行布线时，耦合就发生了。传输线上引入的信号由于电磁场图示例子中两根相邻的导线间的耦合分别由互感和互容所引起。的变化而被引入到被干扰线上。由于耦合发生时， 各个方向都存在， 所以被引入的信号的方向有两个方向即朝近端和远端两个方向。朝近端传递的耦合信号我

2、们称之为后端串扰，朝远端的传递的耦合信号我们称之为前端串扰。cros&Tafk coupHngACTIVE LINENEAR ENDPASSIVE LINECAPAcnriVESIGNALFARENDINDUCTIVE容性耦合能在被干扰导线上的近端和远端产生一个干扰源信号的 扰源信号的极性是相同的。镜像”，这个容性耦合脉冲和干感性耦合（电磁场能量）在被干扰导线的近端产生的信号与干扰源信号的极性是相同的，而在 远端产生的信号是极性相反的。由于被干扰线近端产生的容性耦合的能量与感性耦合的极性相同,这两种耦合相互叠加，因此单位长度内近端串扰比远端串扰大很多，这就造成了感性与容性耦合的能量的不

3、同。CAPACITIVE IN DUCTIVE如果是在相邻层平行布线引起的耦合干扰远远要大于在同一层平行布线。为了避免这个问题，相邻的电路层布线走向必须相互垂直O这种布线方式能减少耦合干扰是因为实际上干扰源与被干扰导线之间的干扰只集中在他们相互交叉的那个节点而已。对于相邻布线的信号来说，前端串扰在相对较长的平行布线时才会引起电路功能的失调。即使在非常小的线间距的情况下，在大于信号上升的距离5到6倍的距离以上串扰才会成为电路设计的一个问题。例如，对于一个1ns上升延的信号，前端串扰在 760mm （30inches ）的平行布线距离以下都不会达到最大值。而后端串扰在等同于信号上升距离的平行布线距

4、离上基本就会达到 最大。这个长度就被作为串扰的关键分析点。对已1ns上升沿的信号，后端串扰的参考长度大概在75mm （3inches ）,超过这个距离，后端耦合的幅度就不增加了。当平行布线的长度等于串扰参考距离或者大于这个距离时，串扰耦合的能量的大小是关于导线距离和导线到参考平面的距离的一个函数。电路不一定非要是一点干扰都不允许的，一些串扰是可以接受的。为了判断布线的间距在多大的情况下，产生的串扰是能被接受的，PCB设计者应该判断整个电路抗干扰的能力是多少。大部分数字电路，10%的后端串扰是被允许的。为了将耦合限制在 10%以下，带状线（在内层的线）的间距至少要大于线到参考平面的 距离。如果导

5、线到参考平面的距离是 0.18mm ,那么平行布线的距离至少应该是 0.18mmReference PlaneSignal PlaneReference Plane为了将耦合限制在10%以下,的距离是0.18mm ,那么平行布线的间距至少应该是0.36mm例如，如果导线到参考平面微带线（表层布线）的间距至少要是导线到参考平面距离的两倍Signal PlaneRefe-rence Plane虽然运用这两减少后端串扰的两种简单的方法是减少平行布线的距离或者增加平行布线的间距O 种方法对于整个板子的布线很难，但是对于重新布一部分线而完成设计目标来说并不是很难。串扰在小于一个临界长度的情况下正比于平行

6、布线的长度，如果要减少50%的串扰，只需要将平行布线的长度减少到临界长度或者更小或者将平行布线的间距增加50% o将平行布线的间距增加一倍，那么串扰会减少到原来的1/4，因此当将平行布线的间距增加50% （例如从0.2mm到0.3mm ）将减少50%的耦合。用地线来屏蔽不是控制串扰的解决办法，除非你能在地线每隔一小段距离就打孔，而这个距离是干扰信号上升沿或者下降沿最大谐波频率的波长的1/20 o尽量多的打孔，就会减少串扰，是因为将干扰源于被干扰导线分开了，而不是因为地线的存在。在大部分数字电路，将平行布线的距离扩大使其大于或者等于用地线屏蔽情况下他们之间的距离会比用地线屏蔽的效果更好。文章来源

7、-英文版Related Posts1. SMT设计上的重点（转）2. USB2.0 的EMI和ESD设计（车专）3. PCB设计中的ESD的防护策略4. 针对硬板PCB的可制造性（DFM ）分析5. 布置在PCB板边缘的敏感线为何容易ESD干扰Written by binmuk in: PCB 设计规范 |转发到新浪微博转帖到开心网转帖到人人网8条评论？移动互连设计 ？ USB2.0 的EMI和ESD 设计（转）说：一月 27, 2010 于 11:24 上午. USB2.0接口在高速差动信号传输下，由于接地层与电源层的信号摇摆，使得放射 噪声增加。因此为避免串扰，保证信号数据的完整性，除去会

8、混入高速传送信号中的共 模噪声是电磁兼容设计的必要对策。（为何要去除共模噪声也可参考这里） 如图1所示，在数据电源线和地线上分别串联一颗阻抗为120欧姆、额定电流为2A的磁珠PZ2012U121-2R0,在差分线对上串联一颗共模阻抗为90欧姆的共模扼流器（Common Mode Choke Coil）SDCW2012-2-900。共模抗流器由两根导线同方向绕在磁芯材料上，当共模方式电流通过会因磁通量叠加而产生高阻抗，对于差模方式的电流因磁通量互相抵消而产生较小阻抗。以SDCW2012-2-900 为例，在100MHz的差模阻抗仅为4.6欧姆，从图 2的衰减特性也能看出共模扼流器对差分信号不会造

9、成影响， 主要是针对共模电流做选择性的衰减。.yly 说:二月 1,2010于6:10下午还是有用的！binmuk 说:二月 2, 2010 于11:51 上午说说理由!ll_sd 说：二月4, 2010于10:30下午请教一下怎么测量串扰的严重程度呢。有时候我布线不得不在相邻层走平行线，例如在一块几百乘十几毫米的板子上走线binmuk 说：二月 5, 2010 于9:33 上午可以由仿真来估计串扰的严重程度，但是正如翻译中所述相邻层平行布线引起的耦合干扰远远要大于在同一层平行布线。为了避免这个问题，相邻的电路层布线走向必须相互垂直。这种布线方式能减少耦合干扰是因为实际上干扰源与被干扰导线之间的干扰只集中在他们相互交叉的那个节点而已。”所以在对于有经验的 si工程师来说，他会建议你