微机(微型计算机技术及应用)填空题及答案(最终版)(共7页)

1、精选优质文档-倾情为你奉上第1章 微型计算机概述1. 微型计算机中各部件是通过 总线 构成一个整体的2. _微处理器_是微型计算机的核心。3. 总线按照其规模、用途和应用场合可分为_数据总线_、_地址总线_和_控制总线。4. 微型计算机由_CPU_、存储器 、输入/输出接口 和_系统总线_组成。5. 以微型计算机为主体，配上系统软件、应用软件 和外设之后，就成了微型计算机系统。6. 微型计算机的主要性能指标有CPU的位数、CPU的主频、内存容量和速度、硬盘容量。第2章 16位和32位微处理器1. Intel 8086CPU是_16_位微处理器，有_16_根数据总线和_20根地址总线，存储器寻址

2、的空间为_1MB_,端口寻址空间为_64KB_。8088CPU有 8 根数据总线。2. 输入/输出端口有两种编址方法，既I/O端口与存储单元统一编址和I/O端口单独编址。前一种编址的主要优点是 功能强 和 指令灵活 。后一种编址的主要优点是 指令运行速度快 和增强了程序的可读性 。3. 所谓最小模式，就是 在系统中只有8086一个微处理器 4. 所谓最大模式是 在系统中包含两个或多个微处理器（8086,其他称协处理器 5. 8086工作在最大模式下，引脚MN/MX*接 低 （高/低）电平。6. 8086/8088CPU的数据线和地址线是以_分时复用_方式轮流使用的。7. 8086中的BIU由_

3、4_个_16_位段寄存器、一个 16_位指令指针、 6_字节指令队列、_20_位地址加法器和控制电路组成。8. 8086/8088提供的能接受外中断请求信号的引脚是INTR 和 NMI 。两种请求信号的主要不同之处在于 NMI引脚引入的中断不受中断允许标志位IF的屏蔽 。9. 8086/8088的存储器是分段的，因此存储单元的物理地址是由 段地址 和 段内偏移量 组合而成的。10. 对于8086CPU，物理地址是由段基址和偏移地址两部分构成，若某存储单元的段基址为2000H，偏移地址为1122H，则该存储单元的物理地址为 21122H 。11. 8086的中断向量表位于内存的 03FFH_区域

4、，它可以容纳_256_个中断向量，每一个向量占_4_个字节。12. 8086微机系统中的一个中断向量占4个存储单元，假定某中断对应的中断向量存放在0000:002C H；那么该中断向量对应的中断类型号为 0B_H，若该向量对应的中断处理子程序放在0080：0402H开始的内存区域中，则按照地址由低到高的顺序写出其相应的存储单元的内容为_02H_、_04H_、_80H_、00H_。13. 8086CPU中典型总线周期由_4_个时钟周期组成，其中T1期间，CPU输出_地址_信息；如有必要时，可以在_T3和T4_两个时钟周期之间插入1个或多个TW等待周期。14. 从编程结构看，8086CPU可分为两

5、个独立的工作部件_执行部件_和_总线接口部件_。15. 8086中，BIU部件完成与 存储器、I/O端口传送数据 的功能，EU部件完成_执行指令功能。16. 8086中引脚BHE信号有效的含义表示数据线D15D0上的高8位数据有效_。17. 8086正常的存储器读/写总线周期由_4_个T状态组成，ALE信号在_T1_状态内有效，其作用是_允许地址锁存器对地址进行锁存_。18. 从产生中断的方法来分，中断可分为 硬件中断 和 软件中断 。19. 在8086 CPU中,NMI中断被称为_非屏蔽中断_,其中断类型号是 02H_。20. 可屏蔽中断从CPU的_INTR_引脚进入，只有当中断允许标志IF

6、为 1_时，该中断才能得到响应。21. 8086中地址/数据线分时复用，为保证总线周期内地址稳定，应配置_ 地址锁存器_，为提高总线驱动能力，应配置_总线收发器_。22. 上电复位时，若CPU的CS=0FFFFH，IP=0000H，则第一条指令从_FFFF0H_处取。23. 8086/8088CPU 复位后的系统启动地址为 FFFF0H 。24. 当复位信号（RESET）来到时，CPU便结束当前操作并对标志寄存器，IP，DS，ES，SS及指令队列_清零_，而将CS设置为 FFFFH_。25. CPU在执行OUT DX，AL指令时，_DX_寄存器的内容送到地址总线上，_AL_寄存器的内容送到数据

7、总线上。26. 8086/8088的中断响应了两个总线周期，从_INTA_引脚输出了两个负脉冲。27. CPU响应8259A中断，在_TNTA_引脚上输出_2_个负脉冲，在第_2_个负脉冲期间读入中断类型码。 第4章 存储器1. 8086/8088CPU允许的最大存储空间为 1M ，其地址编号从 0 H到 FFFFF H。2. 存储器的扩展有_字扩展_、位扩展_、字位同时扩展_三种方式。3. CPU访问存储器时，实现片选信号的方法有全译码法、部分译码_和 线选法_。4. 有地址重迭现象的译码方式为_线选法_和_部分译码法。5. 根据用途和特点分类可将存储器分为_内部存储器_和_外部存储器 。6

8、. 一般微型计算机的存储器系统主要由_CPU_、_主存_、高速缓存，辅助存储器及管理这些存储器的硬件和软件组成。7. 某RAM芯片的存储容量是4K×8位，该芯片引脚中有_12_根地址线，_8_根数据线。8. 构成64K*8的存储系统，需8K*1的芯片_64_片。9. 保证动态RAM中的内容不消失，需要进行_刷新_操作。10. 在存储器的层次化结构中，存储器可以分为 Cache 、 内存 和 辅存 三级。11. 在存储器的层次结构中,越远离CPU的存储器，其存取速度 越慢 ，存储容量_越大 ，价格_越便宜 。第5章 微型计算机和外设的数据传输1. CPU和外设之间的数据传送方式有无条件

9、方式、查询方式_,_中断方式_和_DMA方式_。2. 状态信息表示外设当前所处的 工作状态，例如READY表示 输入设备已准备好信息 ，BUSY表示 输出设备是否能接收数据 。3. 控制信息是由CPU发出的，用于控制外设接口工作方式以及外设的 启动和停止 的信息。4. 为保证信息正常传送，通常采用 就绪 和 忙 信号作为接口芯片占外围设备的联络信号，实现微处理器与外围设备交换信息。5. CPU与I/O接口间的信号一般包括 数据信号 ，状态信号 和 控制信号 3种类型。6. 能支持查询传送方式的接口电路中，至少应该有 数据 端口和 状态 端口。7. 若要实现存储器与存储器、存储器与外设之间直接进

10、行数据交换（不通过CPU）应采用的方法是 DMA方式 。8. 在中断方式下，当_接口_已经有数据要往CPU输入或者准备好接收数据时，接口会向CPU发一个_中断请求_信号；在DMA方式下，外设要求传输数据时，接口会向_DMA控制器发_DMA请求_信号。第6章 串并行通信和接口技术1. 串行通信可分为两种类型，即 同步通信 和_异步通信_。2. 串行异步接口在接收时是由_接收移位_寄存器将串行数据转换成并行数据。在发送时，是由 发送移位 寄存器将并行数据转换成串行数据。3. RS-232C规定使用 25 根插针的标准连接头；最高传输速率是 20kbps 。4. InteL8255A是一个 并行 接

11、口芯片5. 8251芯片中设立了_奇/偶错 、 帧格式错 和_溢出错 三种出错标志6. 8255A控制字的最高位D7= 1 时，表示该控制字为方式选择控制字7. 8255A的端口C按位置位复位控制字中的 D0 位决定对端口C的某一位置位或复位。8. 8255A的端口A的工作方式是由方式控制字的 D6和D5 位决定。9. 8255A的端口B的工作方式由方式选择控制字的 D2 位决定。10. RS-232C是应用于 串 行二进制交换的数据通信设备和数据终端设备之间的 标准接口 。11. Intel 8251A工作在异步方式时，每个字符的数据位长度为 58位 ，停止位的长度为 1位、1.5位或2位

12、。12. 异步通信中相邻中两个字符之间间隔可以是 任意 长度， 以便使它有能力处理 定时的串行数据。13. 8255 有3 种工作方式, 其中 方式2 只允许A 口使用。14. 8255A内部包括两组控制电路，其中A组控制 端口A和端口C的高4位的工作方式和读/写操作，B组控制 端口B和端口C的低4位的工作方式和读/写操作 。15. 8255A的A端口有 3 种工作方式，它们分别是 基本的输入/输出方式 、选通的输入/输出方式 和 双向传输方式 。 第7章 中断控制器1. 对于8259A的中断请求寄存器IRR，当某一个IRI端呈现 高电平 时，则表示该端口有中断请求。2. 8259A有两种中断

13、触发方式 边缘触发 和 电平触发 。3. 一片8259 A能管理 8 级中断，最多可以用 9 片8259A来构成64级的主从式中断系统。4. 8259A的INT是和CPU的 INTR 端相连，用来向CPU 发出中断请求 ；INTA用来接收来自CPU的 中断应答 的信号。5. 8259A由 IRR 、 PR 、ISR 组成，用来接收和处理从引脚IR7IR0进入的中断。6. 8259A共有 7个可编程的寄存器，它们分别用于接受CPU送来的_初始化 命令字和_操作命令字。7. 设8086系统中采用单片8259A，其8259A的ICW2=32H，则对应IR5的中断类型号为_35_H，它的中断入口地址在

14、中断向量表中的地址为_D4(35*4)_H。8. 在特殊全嵌套方式下，8259 可响应_同级_中断请求。9. 8259A芯片包含 2 个端口地址，它进行中断结束处理的方式有 中断自动结束方式 (ICW4) 、 _一般的中断结束方式(OCW2)_、 特殊的中断结束方式(OCW2) 三种。10. 多片8259A级连时，主片8259A的CAS2CAS0应连至从片8259A的_CAS0-CAS2_引脚；从片8259A的INT应连至主片8259A的_IR0IR7的其中一个 引脚；主片8259A的INT应连至CPU的_INTR_引脚11. CPU响应中断后将_FR标志_寄存器入栈保存，然后自动将_IF_标

15、志和_TF_标志复位。若要实现中断嵌套，必须在中断服务子程序中执行一条_STI_指令。12. 8259在初始化时，有两个命令字_ICW1_、_ICW2_必须设置。13. 当一个级联的8259系统中，一个中断处理程序结束时，要发出_2_次中断结束命令。14. 中断返回指令是_IRET_，该指令将堆栈中保存的断点弹出后依次装入_指令指针_寄存器和_代码段_寄存器中，将堆栈中保存的标志装入_标志寄存器_中。 第8章 DMA控制器1. DMA控制器可以像CPU一样得到_总线_控制权，DMA控制器中和某个接口的联系的部分称为_通道_。2. 8086/8088在最小方式下有关总线请求的信号引线是HOLD_

16、和 HLDA_。 3. DMA控制器内部包含一个 控制寄存器 、一个 状态寄存器 、一个 地址寄存器 和一个 字节计数器 。4. DREQ是 DMA请求 信号， DACK是 DMA应答 信号。5. 为了使DMA控制器正常工作，要对DMA控制器进行初始化，初始化过程包含两方面：将 数据传输缓冲区的起始地址或结束地址 送到 地址寄存器 ；将传输的字节数、字数、或双字数送到 计数器 。6. 8237A在DMA传输时，每传输1个字节，当前字节计数器的值自动减1，当由0减到FFFFH时，产生计数结束信号 EOP*。7. 8237A工作在主模块时，DB0DB7输出的是 地址寄存器中的高八位地址信号。8.

17、8237A有 单字节传输 、块传输、请求传输和 级联传输 工作模式。9. 8327A的优先级管理方式有_固定优先级方式_和 循环优先级方式。10. 8237A有_4 个DMA通道，可以由_5_片8237A构成两级DMA系统，共 16 个DMA通道。11. 8237A在进行内存到内存的传输时，固定使用通道 0_和通道 1 。12. DMA写操作把数据从_I/O接口_传到_内存 ；DMA读操作把数据从 存储器 传到_I/O接口 。第9章 计时器/定时器1. 8253-5内部有三个结构完全相同的 计数器 。2. 当计数/定时器8253工作在方式0时，控制信号GATE变为低电平后，对计数器的影响是 计

18、数停止 。3. 计数/定时器的门控信号是由 外部设备 送来的，作为对 时钟 的控制信号。4. 计数/定时器信号OUT输出高电平信号时，表明 计数执行 单元计数值减1，已等于 0 。5. 计数/定时器8253内部计数器的执行部件，实际上是16位 减法 计数器，他的初始值是由 程序 提供。6. 要使8253定时/计数器的OUT输出100HZ的方波，计数频率为100KHZ，则计数的初值应为 1000 。7. 8253在进行计数时，实际上是对 输出 信号线上的信号进行计数。8. 假设8253的CLK0接1.5MHz的时钟，欲使OUT0产生频率为300KHz的方波信号，则8253的计数值应为 5 ，应选用的工作方式是 模式3 。9. 一个8253芯片占用了 4 个端口地址，其中包含了 3 个独立的计数器/定时器，每个计数/定时器均为 16 位。10. 当8253的可编程定时/计数器工作在方式0，在初始化编程时，一旦写入控制字之后，OUT端 变为低电平 。11.