微机原理与接口技术(楼顺天)-第7章2

1、1本教案内容本教案内容 第第7 7章章 常用芯片的接口技术常用芯片的接口技术1. 1. 概述概述(I/O(I/O接口的基本概念接口的基本概念) )2. 2. 外设接口的编址方式外设接口的编址方式 3. 输入输入/输出的基本方式及基本模式输出的基本方式及基本模式 4. 常用芯片的接口技术常用芯片的接口技术 27.3 7.3 输入输入/ /输出的基本方式及基本模式输出的基本方式及基本模式 输入输入/ /输出的控制方式输出的控制方式是指以何种方式控制计是指以何种方式控制计算机的主机算机的主机( (包括微处理器、存储器等包括微处理器、存储器等) )与与I/OI/O接口接口之间进行数据传送。根据之间进行

2、数据传送。根据I/OI/O设备与主机的并行工设备与主机的并行工作程度，微型计算机的输入作程度，微型计算机的输入/ /输出控制方式主要有输出控制方式主要有无条件传送方式、程序查询方式、无条件传送方式、程序查询方式、I/OI/O中断方式和中断方式和DMADMA方式等四种。方式等四种。 37.3 7.3 输入输入/ /输出的基本方式及基本模式输出的基本方式及基本模式 无条件传送方式无条件传送方式( (又称又称“同步传送方式同步传送方式”) ) 指指I/OI/O设备可以在微处理器限定的时间内准设备可以在微处理器限定的时间内准备就绪，可以直接执行预先编制的备就绪，可以直接执行预先编制的I/OI/O程序实

3、现程序实现输入输入/ /输出操作，而无需查询输出操作，而无需查询I/OI/O设备的状态。设备的状态。 该方式最简单的输入该方式最简单的输入/ /输出控制方式输出控制方式; ;所需要所需要的软、硬件较少，实现简单。但前提条件是要求的软、硬件较少，实现简单。但前提条件是要求I/OI/O设备能够及时准备就绪。设备能够及时准备就绪。47.3 7.3 输入输入/ /输出的基本方式及基本模式输出的基本方式及基本模式无条件传送方式典型的输入无条件传送方式典型的输入/ /输出接口形式输出接口形式: :端口地址译码三态门数据总线A0A9AENIOR1G2G地址选择读LS373锁存器LS244输入数据端口的典型结

4、构输入数据端口的典型结构57.3 7.3 输入输入/ /输出的基本方式及基本模式输出的基本方式及基本模式无条件传送方式典型的输入无条件传送方式典型的输入/ /输出接口形式输出接口形式: : 输出数据端口的典型结构输出数据端口的典型结构端口地址译码锁存器数据总线A0A9AENIOW1G2G地址选择写LS37367.3 7.3 输入输入/ /输出的基本方式及基本模式输出的基本方式及基本模式2.2.程序查询方式程序查询方式 程序查询方式也称为程序查询方式也称为“异步传送方式异步传送方式”或者或者“有条件传送方式有条件传送方式”，其典型结构如图，其典型结构如图7.17.1所示。所示。 在这种方式中，微

5、处理器在进行输入在这种方式中，微处理器在进行输入/ /输出操输出操作前要不断查询作前要不断查询I/OI/O设备的状态，只有当设备的状态，只有当I/OI/O设备准设备准备就绪时才执行备就绪时才执行I/OI/O指令，完成输入指令，完成输入/ /输出操作。因输出操作。因此，此，I/OI/O接口除了数据端口外，还需要具有指示接口除了数据端口外，还需要具有指示I/OI/O设备状态的端口，以供微处理器的查询和检测。设备状态的端口，以供微处理器的查询和检测。 77.3 7.3 输入输入/ /输出的基本方式及基本模式输出的基本方式及基本模式微处理器读I / O 设备状态准备就绪微处理器从I / O接口读一个字

6、微处理器向主完成否现行程序N现行程序启动I / O 设备N存写入一个字程序程序查询查询方式方式的流的流程图程图87.3 7.3 输入输入/ /输出的基本方式及基本模式输出的基本方式及基本模式 当系统中有多个当系统中有多个I/OI/O设备进行输入设备进行输入/ /输出操作输出操作时，微处理器需要按照一定次序或优先级轮流查询时，微处理器需要按照一定次序或优先级轮流查询这些这些I/OI/O设备的状态，当某个设备的状态，当某个I/OI/O设备就绪时，则完设备就绪时，则完成这个成这个I/OI/O设备的输入或输出操作，其流程如图设备的输入或输出操作，其流程如图7.67.6所示。所示。 由于微处理器需要轮流

7、查询多个由于微处理器需要轮流查询多个I/OI/O设备的状设备的状态，所以当某个设备准备就绪时，微处理器并不一态，所以当某个设备准备就绪时，微处理器并不一定能及时响应，特别是在定能及时响应，特别是在I/OI/O设备速度较快时，问设备速度较快时，问题更加严重，所以程序查询方式的题更加严重，所以程序查询方式的实时性也较差，实时性也较差，通常只适合慢速设备的输入通常只适合慢速设备的输入/ /输出操作输出操作。 97.3 7.3 输入输入/ /输出的基本方式及基本模式输出的基本方式及基本模式准 备 就 绪Y读I /O 设 备 N 的 状 态启 动 N 个 I /O 设 备读I /O 设 备 1 的 状

8、态读I /O 设 备 2 的 状 态准 备 就 绪准 备 就 绪完 成 I /O 设 备 1 的一 次 输 入 /输 出 操 作Y完 成 I /O 设 备 2 的一 次 输 入 /输 出 操 作Y完 成 I /O 设 备 N 的一 次 输 入 /输 出 操 作对多个设备的程序查询流程对多个设备的程序查询流程 107.3 7.3 输入输入/ /输出的基本方式及基本模式输出的基本方式及基本模式3. I/O3. I/O中断方式中断方式启动I/O设备第K 条指令第K+1 条指令中断服务程序主程序 I/O I/O中断方式的过程中断方式的过程117.3 7.3 输入输入/ /输出的基本方式及基本模式输出的

9、基本方式及基本模式I/OI/O中断方式在中断方式在I/OI/O设备准备期间不需要微设备准备期间不需要微处理器处理器“原地踏步原地踏步”查询查询I/OI/O设备的状态设备的状态, ,而程序查询方式则是串行的，所以而程序查询方式则是串行的，所以I/OI/O中断中断方式充分利用了微处理器资源，方式充分利用了微处理器资源，提高了输提高了输入入/ /输出操作的效率输出操作的效率。127.3 7.3 输入输入/ /输出的基本方式及基本模式输出的基本方式及基本模式 当采用当采用I/OI/O中断方式实现系统中多个中断方式实现系统中多个I/OI/O设备的输入设备的输入/ /输出操作时，利用硬件输出操作时，利用硬

10、件排队电路和中断屏蔽寄存器可以灵活地安排队电路和中断屏蔽寄存器可以灵活地安排这些排这些I/OI/O设备的优先级，及时地对中断设备的优先级，及时地对中断请求做出响应，因此也请求做出响应，因此也具有较好的实时性具有较好的实时性。137.3 7.3 输入输入/ /输出的基本方式及基本模式输出的基本方式及基本模式 与程序查询方式相比，实现与程序查询方式相比，实现I/OI/O中断方式中断方式需要增加有关的软、硬件，比如接口中需需要增加有关的软、硬件，比如接口中需要增加中断请求电路，系统中还要增加中要增加中断请求电路，系统中还要增加中断控制电路，实现优先级设置和判定、中断控制电路，实现优先级设置和判定、中

11、断允许和屏蔽，以及产生中断向量地址等断允许和屏蔽，以及产生中断向量地址等功能，因此功能，因此I/OI/O中断方式在中断方式在一定程度上增加一定程度上增加成本和复杂性成本和复杂性 。147.3 7.3 输入输入/ /输出的基本方式及基本模式输出的基本方式及基本模式4. DMA4. DMA方式方式 DMA(Direct Memory Access)DMA(Direct Memory Access)方式称为方式称为直接存储器访问方式，其含义是直接在主存直接存储器访问方式，其含义是直接在主存储器和储器和I/OI/O设备之间成块传送数据，既不需设备之间成块传送数据，既不需要微处理器的参与，数据也不需要在

12、微处理要微处理器的参与，数据也不需要在微处理器中进行中转。器中进行中转。 157.3 7.3 输入输入/ /输出的基本方式及基本模式输出的基本方式及基本模式 在在DMADMA方式中，控制数据在主存储器方式中，控制数据在主存储器和和I/OI/O接口之间进行传送的硬件称为接口之间进行传送的硬件称为DMADMA控制控制(DMAC)(DMAC)，其内部组成和工作原理如，其内部组成和工作原理如图图7.87.8所示。由于所示。由于DMADMA控制器将控制器将I/OI/O设备设备连接在总线上，作用类似于连接在总线上，作用类似于I/OI/O接口，接口，因此也将其称为因此也将其称为DMADMA接口接口。 167

13、.3 7.3 输入输入/ /输出的基本方式及基本模式输出的基本方式及基本模式系统总线微处理器DMA控制器数据缓存器地址寄存器字计数器控制/状态寄存器存储器HOLDHLDA输入设备DMA请求DMA应答图图7.8 DMA7.8 DMA控制器的内部组成和工作原理控制器的内部组成和工作原理177.3 7.3 输入输入/ /输出的基本方式及基本模式输出的基本方式及基本模式。 在数据传送过程中，数据缓存器用于暂在数据传送过程中，数据缓存器用于暂存数据，地址寄存器存放的是在主存储器中存数据，地址寄存器存放的是在主存储器中的地址，它的值随着数据的传送而递增或递的地址，它的值随着数据的传送而递增或递减，字计数器

14、的初值等于数据块的字节数，减，字计数器的初值等于数据块的字节数，每传送一个字节，字计数器自动减每传送一个字节，字计数器自动减1 1，当其，当其值变为值变为0 0时，传送结束，而控制时，传送结束，而控制/ /状态寄存器状态寄存器和控制逻辑电路则用于控制和控制逻辑电路则用于控制DMADMA工作方式、工作方式、指示指示DMADMA控制器的状态。控制器的状态。18以输入设备为例，一个完整的以输入设备为例，一个完整的DMADMA传送过程下：传送过程下：7.3 7.3 输入输入/ /输出的基本方式及基本模式输出的基本方式及基本模式微处理器启动输入设备，并且将数据块在主存微处理器启动输入设备，并且将数据块在

15、主存储器的起始地址、数据块的字或字节数，以及储器的起始地址、数据块的字或字节数，以及DMADMA的工作方式等内容写入地址寄存的工作方式等内容写入地址寄存 器、字计器、字计数器和控制数器和控制/ /状态寄存器，完成对状态寄存器，完成对DMADMA控制器的控制器的设置；设置；输入设备准备就绪后将一个字节写入输入设备准备就绪后将一个字节写入DMADMA控制控制 器的数据缓存器中，并向器的数据缓存器中，并向DMADMA控制器提出控制器提出DMADMA请请 求；求；19DMADMA控制器向微处理器发出控制器向微处理器发出HOLDHOLD信号，申请信号，申请 总线的使用权总线的使用权. .微处理器释放总线

16、，并通过微处理器释放总线，并通过 HLDAHLDA信号向信号向DMADMA控制器做出应答；控制器做出应答；DMADMA控制器占用总线，通过总线给出地址、控制器占用总线，通过总线给出地址、 数据和写信号，将一个字节数据写入主存储数据和写信号，将一个字节数据写入主存储 器中，然后将字计数器减器中，然后将字计数器减1 1，并向输入设备，并向输入设备 做出做出DMADMA应答；应答；7.3 7.3 输入输入/ /输出的基本方式及基本模式输出的基本方式及基本模式重复重复- -步，直至计数器为步，直至计数器为0 0，然后，然后DMADMA控制器通过中断方式通知微处理器传送控制器通过中断方式通知微处理器传送

17、 结束，并释放总线。结束，并释放总线。 207.3 7.3 输入输入/ /输出的基本方式及基本模式输出的基本方式及基本模式DMADMA传送方式的突出优点传送方式的突出优点 传送过程无需处理器的控制，数据也无需传送过程无需处理器的控制，数据也无需经过微处理器，而是直接在经过微处理器，而是直接在I/OI/O设备与主存储设备与主存储器间进行，因此既节省了微处理器的时间，器间进行，因此既节省了微处理器的时间，也使传送速率大大提高，特别适合于硬盘等也使传送速率大大提高，特别适合于硬盘等高速高速I/OI/O设备的输入设备的输入/ /输出操作。输出操作。217.4 7.4 常用芯片的接口技术常用芯片的接口技

18、术一、一、I/OI/O地址译码及译码电路地址译码及译码电路 I/O I/O地址译码方式和存储器地址译码方地址译码方式和存储器地址译码方式一样，有下列三种译码方式：式一样，有下列三种译码方式：l 全地址译码方式全地址译码方式 l 部分地址译码方式部分地址译码方式l 线地址译码方式线地址译码方式227.4 7.4 常用芯片的接口技术常用芯片的接口技术一、一、I/OI/O地址译码及译码电路地址译码及译码电路 在在I/OI/O地址译码中，采用的译码电路地址译码中，采用的译码电路形式，也和存储器地址译码一样，有：形式，也和存储器地址译码一样，有：l 门电路译码门电路译码 l 专用译码器译码专用译码器译码

19、 l 数字比较器译码数字比较器译码l 可编程逻辑器件（如可编程逻辑器件（如CPLD/FPGACPLD/FPGA）译码等）译码等 237.4 7.4 常用芯片的接口技术常用芯片的接口技术 在在I/OI/O地址译码中，不管采用何种译码方地址译码中，不管采用何种译码方式和译码电路形式，与存储器地址译码不同式和译码电路形式，与存储器地址译码不同之处为参加译码的地址线的条数不同，以及之处为参加译码的地址线的条数不同，以及参加译码的控制信号不同。下面给出了在不参加译码的控制信号不同。下面给出了在不同的系统中进行同的系统中进行I/OI/O端口地址译码及端口地址译码及I/OI/O电路电路设计时，用到的总线信号

20、：设计时，用到的总线信号： ，247.4 7.4 常用芯片的接口技术常用芯片的接口技术l 80888088最小方式系统：最小方式系统： l 80888088最大方式系统最大方式系统: : 15070/AA DD IO MRD W R， ， 15070AADDIOW， IOR， l 80868086最大方式系统：最大方式系统： 15015870AADDDD，,IOR IOW BHE15015870AADDDD，/MIO R D W R B H E，l 80868086最小方式系统最小方式系统: : 257.4 7.4 常用芯片的接口技术常用芯片的接口技术二、系统总线驱动及控制二、系统总线驱动及控

21、制 在较大的微机应用系统中，在较大的微机应用系统中，I/OI/O插件板设计时要插件板设计时要考虑系统总线的负载能力，必要时可以通过缓冲器考虑系统总线的负载能力，必要时可以通过缓冲器或总线驱动来提高总线的负载能力。常用的缓冲器或总线驱动来提高总线的负载能力。常用的缓冲器或总线驱动器有或总线驱动器有74LS37374LS373、74LS244(74LS244(单向单向8 8位位) )和和74LS245(74LS245(双向双向8 8位位) )等。等。 u 对单向的地址总线及控制总线的驱动可以对单向的地址总线及控制总线的驱动可以74LS37374LS373、74LS24474LS244等芯片缓冲的方

22、式。等芯片缓冲的方式。 267.4 7.4 常用芯片的接口技术常用芯片的接口技术u 对双向系统数据总线的驱动与控制，要遵循对双向系统数据总线的驱动与控制，要遵循下列原则：下列原则： 只有当只有当CPUCPU读板内读板内I/OI/O端口时，驱动器指向系端口时，驱动器指向系统总线的三态门才允许导通；统总线的三态门才允许导通； 只有当只有当CPUCPU写板内写板内I/OI/O端口时，驱动器指向板端口时，驱动器指向板内的三态门是导通的；内的三态门是导通的； 当当CPUCPU不去寻址板内不去寻址板内I/OI/O端口时，驱动器两边端口时，驱动器两边均处于高阻状态。均处于高阻状态。 277.4 7.4 常用

23、芯片的接口技术常用芯片的接口技术三、典型例题三、典型例题 例例7.1 7.1 在在PC/XTPC/XT系统总线上扩充设计一个数据输系统总线上扩充设计一个数据输出端口，出端口， 分配给该端口的地址为分配给该端口的地址为280H280H，输出端口，输出端口芯片用芯片用74LS37474LS374，输出设备为，输出设备为8 8个个LEDLED发光二极管。发光二极管。（1 1）画出此输出端口与）画出此输出端口与PC/XTPC/XT系统总线以及系统总线以及与与LEDLED发光二极管的连接图。发光二极管的连接图。（2 2）编写使）编写使8 8个个LEDLED发光二极管每间隔一段时间交发光二极管每间隔一段时

24、间交替亮灭的功能段程序。替亮灭的功能段程序。287.4 7.4 常用芯片的接口技术常用芯片的接口技术解：解：74LS37474LS374的功能和的功能和74LS37374LS373相同，都是相同，都是8 8位数据位数据输出锁存器，不同之处是使能信号的有效形式，输出锁存器，不同之处是使能信号的有效形式，74LS37474LS374的使能信号的使能信号CPCP为上升沿有效。为上升沿有效。LEDLED发光二发光二极管导通时流过的电流应极管导通时流过的电流应20mA,20mA,否则会损坏器件。否则会损坏器件。设计的此输出端口与设计的此输出端口与PC/XTPC/XT系统总线以及与系统总线以及与LEDLE

25、D发发光二极管的连接图如图光二极管的连接图如图7.97.9所示。所示。 297.4 7.4 常用芯片的接口技术常用芯片的接口技术图图7.9 7.9 例例7.17.1的连接图的连接图307.4 7.4 常用芯片的接口技术常用芯片的接口技术 编写使编写使8 8个个LEDLED发光二极管每间隔一段时间交发光二极管每间隔一段时间交替亮灭的功能段程序如下：替亮灭的功能段程序如下： MOV DX,280HMOV DX,280HLOP: MOV AL,0FFHLOP: MOV AL,0FFH OUT DX,AL OUT DX,AL ；使；使8 8个个LEDLED发光二极管亮发光二极管亮 CALL DELAY

26、1S CALL DELAY1S ；调用；调用1 1秒延时子程序秒延时子程序 MOV AL,00HMOV AL,00H OUT DX,AL OUT DX,AL ；使；使8 8个个LEDLED发光二极管灭发光二极管灭 JMP LOPJMP LOP317.4 7.4 常用芯片的接口技术常用芯片的接口技术三、典型例题三、典型例题 例例7.2 7.2 在在8086 CPU8086 CPU工作在最小方式组成的微机系工作在最小方式组成的微机系中中. .扩充设计一个数据输入端口，分配给该端口的扩充设计一个数据输入端口，分配给该端口的地址地址8001H8001H，输入端口芯片用，输入端口芯片用74LS24574

27、LS245，输入设备为，输入设备为8 8个乒乓开关。个乒乓开关。 （1 1）画出此输入端口与）画出此输入端口与80868086系统总线以及与输系统总线以及与输入设备的连接图。入设备的连接图。（2 2）编写程序检测）编写程序检测K K0 0开关，若开关，若K K0 0断开，程序转断开，程序转向向PROG1PROG1；K K0 0闭合，程序转向闭合，程序转向PROG2PROG2。327.4 7.4 常用芯片的接口技术常用芯片的接口技术解：解： 由于为由于为80868086系统，且端口地址系统，且端口地址8001H8001H为奇为奇地址，所以使用高地址，所以使用高8 8位数据线，且在位数据线，且在I

28、/OI/O端口地端口地址译码中，址译码中， =0=0要参加译码。设计的此输入要参加译码。设计的此输入端口与端口与80868086系统总线以及与输入设备的连接图系统总线以及与输入设备的连接图如图如图7.107.10所示。所示。 BHE337.4 7.4 常用芯片的接口技术常用芯片的接口技术图图7.10 7.10 例例7.27.2的连接图的连接图347.4 7.4 常用芯片的接口技术常用芯片的接口技术若若K K0 0开关断开程序转向开关断开程序转向PROG1PROG1，K K0 0闭合程序转闭合程序转向向PROG2PROG2的程序如下：的程序如下：MOV DXMOV DX，8001H8001HIN

29、IN AL, DX AL, DXTEST AL, 01HTEST AL, 01HJZ PROG2JZ PROG2PROG1:PROG1: PROG2:PROG2:357.4 7.4 常用芯片的接口技术常用芯片的接口技术三、典型例题三、典型例题 例例7.3 7.3 某一输出设备的工作时序如图某一输出设备的工作时序如图7.117.11所示。所示。当它不忙时，其状态信号当它不忙时，其状态信号BUSY=0BUSY=0，CPUCPU可经接口向可经接口向外设输出数据，而当数据加到外设上时，必须利用外设输出数据，而当数据加到外设上时，必须利用负脉冲将数据锁存于外设，并命令外设接收该数据。负脉冲将数据锁存于外

30、设，并命令外设接收该数据。 试将其外设连接到试将其外设连接到80888088系统总线上。系统总线上。2.2.编程序实现将内存编程序实现将内存40000H40000H开始的连续开始的连续5050个个字节单元的数据，利用查询法输出给该设备。字节单元的数据，利用查询法输出给该设备。367.4 7.4 常用芯片的接口技术常用芯片的接口技术图图7.11 7.11 外设工作时序外设工作时序377.4 7.4 常用芯片的接口技术常用芯片的接口技术解：解： 选用两片选用两片74LS27374LS273分别作数据输出和命分别作数据输出和命令输出端口寄存器，利用令输出端口寄存器，利用1 1片片74LS24474L

31、S244作作BUSYBUSY状态输入端口寄存器，译码器用状态输入端口寄存器，译码器用74LS13874LS138。设。设数据输出端口地址为数据输出端口地址为02F8H02F8H，命令输出端口地，命令输出端口地址为址为02F9H02F9H，状态输入端口地址为，状态输入端口地址为02FAH02FAH，则，则设计的用查询方式实现的接口电路如图设计的用查询方式实现的接口电路如图7.127.12所示。所示。387.4 7.4 常用芯片的接口技术常用芯片的接口技术图图7.12 7.12 用查询方式实现的接口电路用查询方式实现的接口电路397.4 7.4 常用芯片的接口技术常用芯片的接口技术 将内存将内存40000H40000H开始的连续开始的连续5050个字节单元的数个字节单元的数据，利用查询法输出给该设备的程序如下据，利用查询法输出给该设备的程序如下 : :MOV AXMOV AX，4000H4000HMOV DSMOV DS，AXAXMOV SIMOV SI，0 0MOV CXMOV CX，50 50 ；初始化；初始化MOV DXMOV DX，2F9H2F9HMOV A